• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.473-478
• /
• 2003

To detect motions of bodies, we have discussed them with two viewpoints; one is a detection algorithm, and another is the hardware implementation. The former is to find small terms expansions for sine/cosine functions. We researched Maclaurin and optimum expansions, and moreover to reduce hardware amounts, revised the expansions. The expansions don't include divide calculations, and the error is within 0.01%. As for the former problem, there is another approach also; that is the cordic method. The method is based on the rotation of a vector on the complex plain. It is simple iterations and don't require large logic. We examined the precision and convergence of the method on C-simulations, and implemented on HDL. The later problem is to make FPGA within small gates. We considered approaches to eliminate a divider and to reduce the bit number of arithmetic. We researched Newton-Raphson's method to get reciprocal numbers. The higher-order expression shows rapid convergence and doesn't be affected by the initial guess. It is an excellent algorithm. Using them, we wish to design a detector, and are developing it on a FPGA.

• 대한수학회지
• /
• 제55권1호
• /
• pp.101-129
• /
• 2018

From an analytical perspective, we introduce a sequence of Cartier operators that act on the field of formal Laurent series in one variable with coefficients in a field of positive characteristic p. In this work, we discover the binomial inversion formula between Hasse derivatives and Cartier operators, implying that Cartier operators can play a prominent role in various objects of study in function field arithmetic, as a suitable substitute for higher derivatives. For an applicable object, the Wronskian criteria associated with Cartier operators are introduced. These results stem from a careful study of two types of Cartier operators on the power series ring ${\mathbf{F}}_q$[[T]] in one variable T over a finite field ${\mathbf{F}}_q$ of q elements. Accordingly, we show that two sequences of Cartier operators are an orthonormal basis of the space of continuous ${\mathbf{F}}_q$-linear functions on ${\mathbf{F}}_q$[[T]]. According to the digit principle, every continuous function on ${\mathbf{F}}_q$[[T]] is uniquely written in terms of a q-adic extension of Cartier operators, with a closed-form of expansion coefficients for each of the two cases. Moreover, the p-adic analogues of Cartier operators are discussed as orthonormal bases for the space of continuous functions on ${\mathbf{Z}}_p$.

• 한국지능시스템학회논문지
• /
• 제19권2호
• /
• pp.265-272
• /
• 2009

Fuzzy number intuitionistic fuzzy sets (FNIFSs), each of which is characterized by a membership function and a non-membership function whose values are trigonometric fuzzy number rather than exact numbers, are a very useful means to describe the decision information in the process of decision making. Wang [10] developed some arithmetic aggregation operators, such as the fuzzy number intuitionistic fuzzy weighted averaging (FIFWA) operator, the fuzzy number intuitionistic fuzzy ordered weighted averaging (FIFOWA) operator and the fuzzy number intuitionistic fuzzy hybrid aggregation (FIFHA) operator. In this paper, based on the FIFHA operator and the FIFWA operator, we investigate the group decision making problems in which all the information provided by the decision-makers is presented as fuzzy number intuitionistic fuzzy decision matrices where each of the elements is characterized by fuzzy number intuitionistic fuzzy numbers, and the information about attribute weights is partially known. An example is used to illustrate the applicability of the proposed approach.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.415-418
• /
• 2011

WiMAX, WLAN 등의 무선통신 시스템에 사용되는 LDPC(low-density parity check) 복호기의 핵심 기능블록인 DFU(decoding function unit)의 회로 최적화를 제안한다. 최소합(min-sum) 복호 알고리듬 기반의 DFU는 2의 보수 값과 sign-magnitude 값 사이의 변환이 필요하여 회로가 복잡해진다. 본 논문에서는 sign-magnitude 연산 기반의 DFU를 설계하여 수체계 변환과정을 제거함으로써 회로를 간소화시키고 동작속도를 향상시켰다.

• 한국음향학회지
• /
• 제23권8호
• /
• pp.554-561
• /
• 2004

반도체 기술과 멀티미디어 통신기술이 발달하면서 고품위 영상과 다중 채널의 오디오에 관심을 갖게 되었다. MPEG 오디오 계층 3 디코더는 표준안에 기반을 둔 프로세서로써 기존에 많이 구현되어 있다. MPBG-1오디오 계층3 디코더의 합성필터는 디코더 전체에서 가장 많은 연산을 필요로 하기 때문에 고속 프로세서를 설계하기 위해서는 연산량을 줄일 수 있는 새로운 방식의 합성필터를 필요로 한다. 따라서 본 논문에서는 MPEG-1 오디오 계층 3의 핵심부분인 합성필터 부분을 DALUT (distributed arithmetic look-up table)방식을 이용하여 FPGA (Field Programmable Gate Array)에 구현하였다. 고속 필터를 설계하기 위해서 승산기 대신에 DALUT방식을 사용하였고, 파이프라인 구조를 사용하였으며, 데이터를 코사인 함수와 곱셈한 결과를 테이블로 만듦으로써 곱셈기를 제거하여 30%의 성능향상을 얻었다. 본 논문에서의 하드웨어 설계는 모두 VHDL (VHSIC Hardware Description Language)로 기술하였다. VHDL 시뮬레이션은 ALDEC사의 Active-HDL 6.1과 Model-sim 및 합성은 Synplify Pro 7.2v을 사용하였다. 대상 라이브러리는 XILINX사의 XC4010E, XC4020BX, XC4052 XL, P&R 툴은 XACT Ml.4를 사용하여 구현하였다. 구현된 프로세서는 20MHz∼70MHz사이에서 동작한다.

• 정보처리학회논문지C
• /
• 제14C권5호
• /
• pp.431-438
• /
• 2007

RFID 시스템은 바코드를 대체하기 위한 무선 주파수 식별 기술로 유비쿼터스 환경을 구축하는 핵심 기술이다. RFID 시스템은 인식 속도 및 저장 공간 등 많은 편리성으로 사용이 급증하였지만 저가의 태그가 리더의 쿼리에 의하여 쉽게 동작하기 때문에 태그의 정보 노출에 따른 사용자 프라이버시 침해 문제가 발생하고 있다. 보안을 적용하기 위하여 많은 방식들이 연구되고 있지만 저가의 태그는 $5K{\sim}10K$ 게이트 정도의 연산 능력을 가지고 있으며 그 중 $250{\sim}3K$ 게이트 정도만을 보안에 할당할 수 있기 때문에 보안 적용이 어려운 실정이다. 따라서 본 방식은 64비트의 키를 분할하여 사용하며 연산을 최대한 줄여 Low-Cost RFID 시스템에 적용할 수 있는 상호 인증 방안에 대하여 제안한다. 기존 방식들은 96비트의 키를 4개로 분할하여 사용하였으나 본 방식은 경량화를 위하여 키 크기를 32비트 줄이고 7번의 통신 횟수를 5번으로 감소시켰다. 또한 두 개의 난수를 생성하는 기존 방식에 비하여 난수 한 개로 보안을 제공하기 때문에 더욱 효율적이라고 할 수 있다. 하지만 XOR 연산만으로 제공되지 못했던 무결성을 위하여 해쉬 함수를 사용하여 제안 방식의 확장을 추가하였다. 확장된 방식은 XOR 연산만을 사용하는 방식들보다 효율성은 제공되지 못하지만 인식 거리가 먼 RFID 시스템에서도 사용할 수 있도록 안전하게 제안된 방식이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.307-311
• /
• 2004

This paper presents an efficient architecture that optimizes the design of SEED S-box using composite field arithmetic. SEED is the Korean standard 128-bit block cipher algorithm developed by Korea Information Security Agency. The nonlinear function S-box is the most costly operation in terms. of size and power consumption, taking up more than 30% of the entire SEED circuit. Therefore the S-box design can become a crucial factor when implemented in systems where resources are limited such as smart cards. In this paper, we transform elements in $GF(2^8)$ to composite field $GF(((2^2)^2)^2)$ where more efficient computations can be implemented and transform the computed result back to $GF(2^8)$. This technique reduces the S-box portion to 15% and the entire SEED algorithm can be implemented at 8,700 gates using Samsung smart card CMOS technology.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.155-156
• /
• 2008

In this paper, an interval type-2 fuzzy logic system is designed and compared with a type-1 fuzzy logic system. To compare performance of a type-1 fuzzy logic system with the type-2 fuzzy logic system, we apply type-1 fuzzy logic system and type-2 system to modeling the noised data. Membership function of interval type-2 fuzzy logic system is designed consequents of rules including uncertainty. For general type-2 fuzzy logic system computational complexity is severe. On the other hand, theoretic and arithmetic computations for interval type-2 fuzzy logic systems are very simple.

• 호남수학학술지
• /
• 제35권3호
• /
• pp.351-372
• /
• 2013

In this paper, we study a distinction the two generating functions : ${\varphi}^k(q)=\sum_{n=0}^{\infty}r_k(n)q^n$ and ${\varphi}^{*,k}(q)={\varphi}^k(q)-{\varphi}^k(q^2)$ ($k$ = 2, 4, 6, 8, 10, 12, 16), where $r_k(n)$ is the number of representations of $n$ as the sum of $k$ squares. We also obtain some congruences of representation numbers and divisor function.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.589-592
• /
• 2004

The CORDIC algorithm can be implemented very simple H/W, but needs a lot of latency to compute trigonometric function. The RA(Redundant Arithmetic) resolves this problem, but also has difficulty to determine the directions of micro-rotations. The pre-computed direction of micro-rotation algorithm relieves the RA of this matter. In this paper, we proposed the modified the pre-computed algorithm adopted with a table-lookup. Instead of reducing H/W complexity, its performance and calculation errors are improved.