• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1990년도 한국자동제어학술회의논문집(국제학술편); KOEX, Seoul; 26-27 Oct. 1990
• /
• pp.1289-1294
• /
• 1990

When a saturating control system has integral action, reset windup can cause instability as well as make the system performance unsatisfactory. An antirset-windup (ARW) limiter has been suggested to improve the stability and performance. It has been implemented with analog circuits and tested by simulations. This paper presents the stability condition of a double-integrator plant having the state feedback plus integral-action controller with the ARW limiter by using both Liapunov's second method and graphical method together.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2004년도 전력전자학술대회 논문집(1)
• /
• pp.105-108
• /
• 2004

In this paper, the simple analog MPPT (Maximum Power Point Tracking) algorithm is proposed for the solar array of KOMPSAT (Korea Multi-Purpose Satellite). This method doesn't need any calculation of power by multiplication of voltage and current and a measurement of the solar array temperature. It is consist of only two sample and hold circuits, two comparators, a flip-flop, and an integrator. The proposed MPPT algorithm is verified by the simulation for the 100[W] solar array.

• 한국기계가공학회지
• /
• 제14권5호
• /
• pp.28-35
• /
• 2015

This paper introduces a resistance scanning-type flexible tactile sensor for intelligent robots and presents the output characteristics of the sensor via signal processing. The sensor was produced via the lamination method using multi-walled carbon nanotubes (a conductive material), an insulator, and Tango-plus (an elastic material). Analog and digital signal processing boards were produced to analyze the output signal of the sensor. The analog signal processing board was made up of an integrator and an amplifier for signal stability, and the digital signal processing board was made up of an IIR filter for noise removal. Finally, the sensor output for the contact force was confirmed through experiments.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1424-1428
• /
• 2004

본 논문에서는 DSL 모뎀의 입출력단에 응용 가능한 수신단의 CMOS 필터를 설계 제안하였다. 제안된 필터는 저전력 특성을 위한 저전압 동작이 가능하며, 저역통과 특성과 고역통과 특성이 혼합된 연속시간 필터 형태로 송신단과 수신단에 위치하여 각종 DSL 시스템에 응용가능하다. 수신단에서 차단주파수는 각각 138kHz와 1.1MHz로서 요구되는 DSL 시스템의 표준 설계사양에 부합하도록 설계하였다. 선형성면에서 개선된 특성을 나타낸 저전압 gmr 방식의 적분기가 필터 설계를 위한 기본블럭으로 이용되었다. 설계된 필터는 0.25${\mu}m$ CMOS n-well 공정 파라미터를 이용한 HSPICE 시뮬레이션을 통해 그 특성이 검증되었다.

• Journal of Semiconductor Engineering
• /
• 제2권1호
• /
• pp.109-118
• /
• 2021

This review paper describes the overall operating principle of a discrete-time delta-sigma modulator (DTDSM) and a continuous-time delta-sigma modulator (CTDSM) using a switched-capacitor (SC). In addition, research that has solved the problems related to each delta-sigma modulator (DSM) is introduced, and the latest developments are explained. This paper describes the chopper-stabilization technique that mitigates flicker noise, which is crucial for the DSM. In the case of DTDSM, this paper addresses the problems that arise when using SC circuits and explains the importance of the operational transconductance amplifier performance of the first integrator of the DSM. In the case of CTDSM, research that has reduced power consumption, and addresses the problems of clock jitter and excess loop delay is described. The recent developments of the analog front end, which have become important due to the increasing use of wireless sensors, is also described. In addition, this paper presents the advantages and disadvantages of the three-opamp instrumentation amplifier (IA), current feedback IA (CFIA), resistive feedback IA, and capacitively coupled IA (CCIA) methods for implementing instrumentation amplifiers in AFEs.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.87-93
• /
• 2015

본 논문에서는 디지털 패스가 없는 연산증폭기 공유 기법을 이용한 $145{\mu}W$, 87dB SNR을 갖는 저전력 3차 Sigma-Delta 변조기를 제안한다. 기존 구조는 아날로그와 디지털 패스를 사용한 구조로 첫 번째 적분기의 계수가 작다는 단점을 지연된 피드포워드 패스를 추가하여 개선하였다. 제안한 구조는 디지털 패스를 제거하여 첫 번째 적분기의 계수를 크게 하였고 연상증폭기 공유 기법을 이용하여 전력소모가 기준 구조보다 적다. 전원전압 1.8V, 신호대역폭 20KHz, 샘플링 주파수 2.8224MHz 조건에서 $0.18{\mu}m$ CMOS 공정을 이용하여 제안한 구조의 시뮬레이션한 결과, SNR(Signal to Noise Ratio)은 87dB, 전력소비는 $145{\mu}W$이다.

• ETRI Journal
• /
• 제33권6호
• /
• pp.897-903
• /
• 2011

A hybrid ${\Delta}{\Sigma}$ modulator for audio applications is presented in this paper. The pulse generator for digital-to-analog converter alleviates the requirement of the external clock jitter and calibrates the coefficient variation due to a process shift and temperature changes. The input resistor network in the first integrator offers a gain control function in a dB-linear fashion. Also, careful chopper stabilization implementation using return-to-zero scheme in the first continuous-time integrator minimizes both the influence of flicker noise and inflow noise due to chopping. The chip is implemented in a 0.13 ${\mu}m$ CMOS technology (I/O devices) and occupies an active area of 0.37 $mm^2$. The ${\Delta}{\Sigma}$ modulator achieves a dynamic range (A-weighted) of 97.8 dB and a peak signal-to-noise-plus-distortion ratio of 90.0 dB over an audio bandwidth of 20 kHz with a 4.4 mW power consumption from 3.3 V. Also, the gain of the modulator is controlled from -9.5 dB to 8.5 dB, and the performance of the modulator is maintained up to 5 nsRMS external clock jitter.

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.6-12
• /
• 2010

본 논문에서는 시그마-델타 변조기에 기반 한 D급 오디오 증폭기를 제안한다. 16-비트 병렬의 디지털 입력신호는 4-차 디지털 시그마-델타 변조기에 의해 2-비트의 신호로 직렬화되고, 이 신호는 4-차 아날로그 시그마-델타 변조기로 인가된다. 아날로그 시그마 델타 변조기의 출력단의 파워 스위치는 3-레벨로 동작하며, 3-레벨의 펄스 밀도 변조(PDM) 출력 신호는 LC-필터를 통해 저역 통과되어 스피커에 전달된다. 아날로그 시그마-델타 변조기의 첫 단의 적분기는 디지털 시그마-델타 변조기의 출력으로부터 샘플된 이산 시간 영역의 신호를 입력으로 받아들이고, 동시에 파워 스위칭 단의 연속 시간 영역의 출력 신호를 부궤환(feedback) 받기 위해 스위치드-캐패시터 적분기와 연속시간 영역의 적분기를 혼합된 형태로 구현되었다. 제안된 클래스-D 오디오증폭기는 CMOS 0.13-um 공정을 이용해 제작되었으며 100-Hz 부터 20-kHz의 신호 주파수 영역에서 동작한다. 제작된 D급 오디오 증폭기는 4-${\Omega}$ 부하 저항에서 최대 18.3-mW을 내고 0.035-%의 전고조파 왜율(total harmonic distortion pluse noise : THD+N) 성분과 80-dB의 입력신호 대역폭(dynamic range)을 갖는다. 아날로그 및 디지털 변조기는 1.2-V 전원 전압으로 동작하며 총 457-uW의 전력을 소모한다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 학술대회 논문집
• /
• pp.255-258
• /
• 2004

The SAR(Solar Array Regulator) of KOMPSAT(Korea Multi Purpose SATellite)-1, 2 regulates a photovoltaic power according to the duty ratio commands of the ECU. But the ECU has so many other jobs that it can not calculate the solar array condition immediately. It means the SAR cannot always generate the maximum power of a photovoltaic. Nowadays, the commercial photovoltaic systems are using a controller operated by digital processing. But the usage for satellite is not adaptable. It is not easy to find the processor of the space grade and the price is expensive. So in this paper, the simple analog MPPT(Maximum Power Point Tracking) algorithm is proposed for the small satellite in LEO. This algorithm does not need any calculation of power by multiplication of voltage and current md a measurement of the solar array temperature. It is consist of only two sample and hold circuits, two comparators, a flip-flop, and an integrator. The proposed MPPT algorithm is verified by the simulation and experimental.