Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Digital Input Class-D Audio Amplifier

디지털 입력 시그마-델타 변조 기반의 D급 오디오 증폭기

  • Jo, Jun-Gi (Department of Electronics Computer Engineering, Hanyang University) ;
  • Noh, Jin-Ho (Department of Electronics Computer Engineering, Hanyang University) ;
  • Jeong, Tae-Seong (Department of Electronics Computer Engineering, Hanyang University) ;
  • Yoo, Chang-Sik (Department of Electronics Computer Engineering, Hanyang University)
  • 조준기 (한양대학교 전자컴퓨터통신공학과) ;
  • 노진호 (한양대학교 전자컴퓨터통신공학과) ;
  • 정태성 (한양대학교 전자컴퓨터통신공학과) ;
  • 유창식 (한양대학교 전자컴퓨터통신공학과)
  • Received : 2010.08.31
  • Accepted : 2010.11.06
  • Published : 2010.11.25
Download PDF
⟨ Previous Next ⟩

Abstract

A sigma-delta modulator based class-D audio amplifier is presented. Parallel digital input is serialized to two-bit output by a fourth-order digital sigma-delta noise shaper. The output of the digital sigma-delta noise shaper is applied to a fourth-order analog sigma-delta modulator whose three-level output drives power switches. The pulse density modulated (PDM) output of the power switches is low-pass filtered by an LC-filter. The PDM output of the power switches is fed back to the input of the analog sigma-delta modulator. The first integrator of the analog sigma-delta modulator is a hybrid of continuous-time (CT) and switched-capacitor (SC) integrator. While the sampled input is applied to SC path, the continuous-time feedback signal is applied to CT path to suppress the noise of the PDM output. The class-D audio amplifier is fabricated in a standard $0.13-{\mu}m$ CMOS process and operates for the signal bandwidth from 100-Hz to 20-kHz. With 4-${\Omega}$ load, the maximum output power is 18.3-mW. The total harmonic distortion plus noise and dynamic range are 0.035-% and 80-dB, respectively. The modulator consumes 457-uW from 1.2-V power supply.

본 논문에서는 시그마-델타 변조기에 기반 한 D급 오디오 증폭기를 제안한다. 16-비트 병렬의 디지털 입력신호는 4-차 디지털 시그마-델타 변조기에 의해 2-비트의 신호로 직렬화되고, 이 신호는 4-차 아날로그 시그마-델타 변조기로 인가된다. 아날로그 시그마 델타 변조기의 출력단의 파워 스위치는 3-레벨로 동작하며, 3-레벨의 펄스 밀도 변조(PDM) 출력 신호는 LC-필터를 통해 저역 통과되어 스피커에 전달된다. 아날로그 시그마-델타 변조기의 첫 단의 적분기는 디지털 시그마-델타 변조기의 출력으로부터 샘플된 이산 시간 영역의 신호를 입력으로 받아들이고, 동시에 파워 스위칭 단의 연속 시간 영역의 출력 신호를 부궤환(feedback) 받기 위해 스위치드-캐패시터 적분기와 연속시간 영역의 적분기를 혼합된 형태로 구현되었다. 제안된 클래스-D 오디오증폭기는 CMOS 0.13-um 공정을 이용해 제작되었으며 100-Hz 부터 20-kHz의 신호 주파수 영역에서 동작한다. 제작된 D급 오디오 증폭기는 4-${\Omega}$ 부하 저항에서 최대 18.3-mW을 내고 0.035-%의 전고조파 왜율(total harmonic distortion pluse noise : THD+N) 성분과 80-dB의 입력신호 대역폭(dynamic range)을 갖는다. 아날로그 및 디지털 변조기는 1.2-V 전원 전압으로 동작하며 총 457-uW의 전력을 소모한다.

Keywords

References

  1. 강경식, 최영길, 노형동, 남현석, 노정진, "1-비트 4차 델타-시그마 변조기법을 이용한 Drmq 디지털 오디오 증폭기," 전자공학회논문지, 제45권 SD편, 제3호, 44-53쪽, 2008년 3월.
  2. L. Zhang et al., "Real-time power supply compensation for noise-shaped class D amplifier," presented at the 117th AES Convention, San Francisco, CA, Oct. 2004.
  3. M. Berkhout, "Integrated 200-W class-D audio amplifier," IEEE J. Solid-State Circuits, vol. 38, no. 7, pp. 1198-1206, Jul. 2003. https://doi.org/10.1109/JSSC.2003.813238
  4. E. Gaalaas, B. Y. Liu, N. Nishimura, R. Adams, and K. Sweetland, "Integrated stereo ${\Sigma}{\Delta}$ class D amplifier," IEEE J. Solid-State Circuits, vol. 40, no. 12, pp. 2388-2397, Dec. 2005.
  5. 황진홍, 유창식, "IEEE 801.11a 무선랜을 위한 Active-RC 아날로그 채널 선택 필터," 전자공학회논문지, 제43권 SD편, 제11호, 77-82쪽, 2006년 11월
  6. J. Roh, S. Byun, Y. Choi, H. Roh, Y.-G. Kim, and J.-K. Kwon, "A 0.9-V 60-${\mu}W$ 1-bit fourth-order delta-sigma modulator with 83-dB dynamic range," IEEE J. Solid-State Circuits, vol. 43, no. 2, pp. 361-370, Feb. 2008. https://doi.org/10.1109/JSSC.2007.914266
  7. J. Varona, A. A. Hamoui, and K. Martin, "A low-voltage fully-monolitic delta-sigma based class-D audio amplifier," in Proc. Eur. Solid-State Circuits Conf. (ESSCIRC), Sep. 2003, pp. 545-548.