• 한국전기전자재료학회논문지
• /
• 제30권8호
• /
• pp.479-483
• /
• 2017

The effect of $NH_3$ plasma treatment on device characteristics was confirmed for an optimized thin film transistor of poly-Si formed by ELA. When C-V curve was checked for MIS (metal-insulator-silicon), Dit of $NH_3$ plasma treated and MIS was $2.7{\times}10^{10}cm^{-2}eV^{-1}$. Also in the TFT device case, it was decreased to the sub-threshold slope of 0.5 V/decade, 1.9 V of threshold voltage and improved in $26cm^2V^{-1}S^{-1}$ of mobility. Si-N and Si-H bonding reduced dangling bonding to each interface. When gate bias stress was applied, the threshold voltage's shift value of $NH_3$ plasma treated device was 0.58 V for 1,000s, 1.14 V for 3,600s, 1.12 V for 7,200s. As we observe from this quality, electrical stability was also improved and $NH_3$ plasma treatment was considered effective for passivation.

• 한국전기전자재료학회논문지
• /
• 제25권1호
• /
• pp.24-28
• /
• 2012

In this study, we fabricated an amorphous InGaZnO pseudo-MOS transistor (a-IGZO ${\Psi}$-MOSFET) with a stacked $Si_3N_4/SiO_2$ (NO) gate dielectric and evaluated reliability of the devices with various thicknesses of a $SiO_2$ buffer layer. The roles of a $SiO_2$ buffer layer are improving the interface states and preventing degradation caused by the injection of photo-created holes because of a small valance band offset of amorphous IGZO and $Si_3N_4$. Meanwhile, excellent electrical properties were obtained for a device with 10-nm-thick $SiO_2$ buffer layer of a NO stacked dielectric. The threshold voltage shift of a device, however, was drastically increased because of its thin $SiO_2$ buffer layer which highlighted bias and light-induced hole trapping into the $Si_3N_4$ layer. As a results, the pseudo-MOS transistor with a 20-nm-thick $SiO_2$ buffer layer exhibited improved electrical characteristics and device reliability; field effective mobility(${\mu}_{FE}$) of 12.3 $cm^2/V{\cdot}s$, subthreshold slope (SS) of 148 mV/dec, trap density ($N_t$) of $4.52{\times}1011\;cm^{-2}$, negative bias illumination stress (NBIS) ${\Delta}V_{th}$ of 1.23 V, and negative bias temperature illumination stress (NBTIS) ${\Delta}V_{th}$ of 2.06 V.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.501-504
• /
• 2003

본 연구에서는 박막트랜지스터의 특성 향상을 위하여 강유전성 박막을 게이트 절연충으로 사용하기 위하여 강유전성 박막과 a-Si:H 의 계면특성을 조사하였다. 먼저 강유전성 박막 중에 대표적인 SrTiO$_3$를 E-BEAM 증착기로 박막을 형성시켰다. 형성된 박막은 $N_2$ 분위기에서 15$0^{\circ}C$~$600^{\circ}C$로 1시간 ANNEALING 하여 전자현미경으로 표면을 측정하였다. SrTiO$_3$의 유전상수는 50~100 정도였으며 항복전계는 1~l.5 MV/cm로 매우 우수한 유전특성을 갖고 있었다. 강유전체 박막 위에 a-SiN:H,a-Si:H(n-type a-Si:H) 등을 PECVD로 증착하여 MFNS구조를 형성하였다. 계면특성을 C-V PLOTTER로 측정한 결과 SrTiO$_3$ 박막은 SiN 과의 접합이 매우 안정되어 있었고 C-V특성은 SiN/a-Si:H 과 유사하였다. 그러나 FERROELECTRIC/a-S:H의 경우가 훨씬 CAPACITANCE값이 컸으며, 이는 강유전체 박막의 높은 유전상수에 기인 된 것이라 생각된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.195-196
• /
• 2009

This paper describes the fabrication and characteristics of polycrystalline 3C-SiC thin film diodes for extreme environment applications, in which the this thin film was deposited onto oxidized Si wafers by APCVD using HMDS In this work, the optimized growth temperature and HMDS flow rate were $1,100^{\circ}C$ and 8sccm, respectively. A Schottky diode with a Au, Al/poly 3C-SiC/$SiO_2$/Si(n-type) structure was fabricated and its threshold voltage ($V_d$), breakdown voltage, thickness of depletion layer, and doping concentration ($N_D$) values were measured as 0.84V, over 140V, 61nm, and $2.7{\times}10^{19}cm^2$, respectively. To produce good ohmic contact, Al/3C-SiC were annealed at 300, 400, and $500^{\circ}C$ for 30min under a vacuum of $5.0{\times}10^{-6}$Torr. The obtained p-n junction diode fabricated by poly 3C-SiC had similar characteristics to a single 3C-SiC p-n junction diode.

• 센서학회지
• /
• 제7권6호
• /
• pp.426-431
• /
• 1998

본 논문에서는 THAH/IPA/pyrazine 용액에서의 전기화학적 식각정지특성을 기술한다. THAH/IPA/pyrazine 용액에서의 n-형과 p-형의 Si에 대한 I-V 곡선이 얻어졌다. p-형 Si에 대한 OCP(개방회로전압)과 PP(보호막생성 전압)은 각각 -1.2 V와 0.1 V이고, n-형에 대해서는 -1.3 V와 -0.2 V로 각각 나타났다. p-형과 n-형 Si 모두 PP점보다 양의 전압에서 식각율이 급속히 감소하였다. 또한 THAH/IPA/pyrazine 용액에서의 식각정지특성을 관찰하였다. pn 접합부에서의 정확한 식각정지에 의해서 epi. 층의 두께에 상응하는 Si 다이어프램을 제작할 수 있었다. 최적 이방성 식각조건인 TMAH 25 wt.%/IPA 17 vol.%/pyrazine 0.1g/100ml에서 식각률이 가장 높기 때문에 식각소요시간이 크게 감소하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.45-45
• /
• 2009

This paper describes the formation of porous 3C-SiC by anodization. 3C-SiC thin films were deposited on p-type Si(100) substrates by APCVD using HMDS (Hexamethyildisilane: $Si_2(CH_3)_6$). UV-LED(380 nm) was used as a light source. The surface morphology was observed by SEM and the pore size was increased with increase of current density. Pore diameter of 70 ~ 90 nm was achieved at 7.1 $mA/cm^2$ current density and 90 sec anodization time. FT-IR was conducted for chemical bonding of thin film and porous 3C-SiC. The Si-H bonding was observed in porous 3C-SiC around wavenumber 2100 $cm^{-1}$. PL shows the band gap enegry of thin film (2.5 eV) and porous 3C-SiC (2.7 eV).

• 한국표면공학회지
• /
• 제34권2호
• /
• pp.135-141
• /
• 2001

Arc-melted Ti-6Al-4V, Ti-4Fe and Ti-(1,2) Si alloys were oxidized at 700, 800, 900 and $1000^{\circ}C$ in air. The oxidation resistance of Ti-4Fe was comparable to that of Ti-6Al-4V, while the oxidation resistance of Ti-(1,2) Si was superior to that of Ti-6Al-4V. Ti-2Si displayed the best oxidation resistance among the four alloys, but failed after oxidation at $1000^{\circ}C$ for 17h. The oxide scale formed on Ti-6Al-4V, Ti-4Fe and Ti-(1,2)Si consisted of ($TiO_2$ and a small amount of $Al_2$$O_3$), ($TiO_2$ and a small amount of dissolved iron), and ($TiO_2$ plus a small concentration of amorphous $SiO_2$), respectively. The oxide grains of the surface scale of the four alloys were generally fine and round.

• 센서학회지
• /
• 제12권3호
• /
• pp.103-111
• /
• 2003

$Si_3N_4/SiO_2/Si_3N_4$ 열차단막을 이용한 크로멜-알루멜(chromel-alumel) 열전(thermoelectric) 유량센서를 제작하였다. 백금 박막 히터의 저항온도계수는 약 $0.00397/^{\circ}C$이었고, 크로멜-알루멜 열전쌍(thermocouple)의 Seebeck 계수는 약 $36\;{\mu}V/K$이었다. 기체의 열전도도가 증가할수록 유량센서가 나타내는 열기전력은 감소하였으며, 히터의 온도가 증가하거나 히터와 열전쌍 사이의 간격이 감소할수록 유량센서의 $N_2$ 유량에 대한 감도는 증가하였다. 히터 전압을 약 2.5 V로 하였을 때 유량센서의 $N_2$ 유량에 대한 감도는 약 $1.5\;mV/sccm^{1/2}$이었고, 열 응답시간은 약 0.18초이었다. 크로멜-알루멜 열전 유량센서의 유량감도에 있어서 선형 범위가 Bi-Sb 유랑센서의 것보다 더 넓게 나타났다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.353-353
• /
• 2013

최근 고밀도 메모리 반도체의 재료와 빠른 응답을 요구하는 나노입자를 이용한 비휘발성 메모리 소자의 제작에 대한 연구가 활발히 진행되고 있다. 특히, 비휘발성 메모리 소자 중 하나인 저항 변화 메모리 소자는 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태를 스위칭할 수 있는 물질을 이용하는 소자이다. 따라서 본 연구에서는 화합물 중에서 비휘발성 메모리 장치의 전기적 특성을 향상시킬 수 있는 실리사이드 계열의 바나듐 실리사이드($V_3Si$) 박막을 열처리 과정을 통하여 수 nm 크기의 나노입자로 제작하여, 그래핀을 하부 전극으로 하는 저항 변화 메모리 소자를 제작하였다. p-type (100) 실리콘 기판에 단일층으로 형성되어 있는 그래핀 상에 약 10 nm 두께의 저항 변화층($SiO_2$)을 각각 초고진공 스퍼터링 방법으로 성장시킨 후 $V_3Si$ 나노입자를 제작하기 위해서 $V_3Si$ 금속 박막을 스퍼터링 방법으로 4~6 nm의 두께로 저항 변화층 사이에 증착시켰으며, 급속 열처리 방법으로 질소 분위기에서 $800^{\circ}C$로 5초 동안 열처리하여 $V_3Si$ 나노 입자를 형성하였다. 마지막으로 200 nm 두께의 Pt을 증착하였다. 하부 전극으로 형성되어 있는 그래핀은 라만 분광법을 이용하여 확인하였으며, 제작된 소자의 전기적인 측정은 Agilent E4980A LCR meter, 1-MHz HP4280A와 HP 8166A pulse generator, HP4156A precision semiconductor parameter analyzer을 이용하여 전기적인 특성을 확인하였다.

• 한국진공학회지
• /
• 제9권3호
• /
• pp.258-262
• /
• 2000

$YMnO_3$박막은 고주파 스퍼터를 사용하여 Si(100)과 $Y_2O_3$/si(100)기판에 증착하였다. 증착시에 산소 분압의 조건과 열처리 온도는 YMnO$_3$ 박막의 결정성과 그 메모리 윈도우의 특성에 매우 중요한 영향을 주었다. XRD 측정 결과 산소 분압 0%에서 증착후 $870^{\circ}C$에서 1시간 동안 후열처리한 $YMnO_3$ 박막은 c-축을 따라 매우 잘 배향되었음을 확인하였다. 반면 산소분압 20%에서 Si(100)과 $Y_2O_3$/Si(100) 기판위에 증착된 $YMnO_3$박막의 결정화는 XRD측정 결과 $Y_2$O$_3$ peak가 보이는 것으로 보아 YMnO$_3$박막내에 과잉의 $Y_2O_3$가 c-축으로의 배향을 억제하는 것을 알 수 있다. 특히 산소분압 0%에서 증착한 Pt/$YMnO_3/Y_2O_3$/Si 구조에서의 메모리 윈도우 특성은 c-축으로 잘 배향된 결과로 인해 인가전압 2~12V에서 0.67-3.65V이었으며 이는 $Y_2O_3$/si 기판위에 산소분압 20%에서 증착한 박막 (0.19~1.21V)보다 동일한 인가전압에서 3배 정도의 큰 메모리 윈도우 특성을 보였다.