• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.630-634
• /
• 2004

본 논문은 802.113 무선 근거리 통신망 (wireless LAN)용 5.25GHz SiGe 저잡음 증폭기 (LNA)의 설계에 대해 다루고 있다. 이러한 저잡음 증폭기는 2단 구조를 가지고, 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이는 5.25GHz의 동작주파수에서 17㏈의 전압이득, 2.7㏈의 잡음지수, -l5㏈의 반사계수, -5㏈m의 IIP3 및 -14㏈m의 1㏈ compression point와 같은 우수한 동작특성을 보였다. 바이어스 회로에서 소모되는 0.5mW를 포함하여 전체회로에서 소모되는 총전력은 7mW였다.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.362-373
• /
• 2016

The on-line measurement of high-power IGBT collector current is important for the hierarchical control and short-circuit and overcurrent protection of its driver and the sensorless control of the converter. The conventional on-line measurement methods for IGBT collector current are not suitable for engineering measurement due to their large-size, high-cost, low-efficiency sensors, current transformers or dividers, etc. Based on the gate driver, this paper has proposed a current measuring circuit for IGBT collector current. The circuit is used to conduct non-intervention on-line measurement of IGBT collector current by detecting the voltage drop of the IGBT power emitter and the auxiliary emitter terminals. A theoretical analysis verifies the feasibility of this circuit. The circuit adopts an operational amplifier for impedance isolation to prevent the measuring circuit from affecting the dynamic performance of the IGBT. Due to using the scheme for integration first and amplification afterwards, the difficult problem of achieving high accuracy in the transient-state and on-state measurement of the voltage between the terminals of IGBT power emitter and the auxiliary emitter (u_Ee) has been solved. This is impossible for a conventional detector. On this basis, the adoption of a two-stage operational amplifier can better meet the requirements of high bandwidth measurement under the conditions of a small signal with a large gain. Finally, various experiments have been carried out under the conditions of several typical loads (resistance-inductance load, resistance load and inductance load), different IGBT junction temperatures, soft short-circuits and hard short-circuits for the on-line measurement of IGBT collector current. This is aided by the capacitor voltage which is the integration result of the voltage uEe. The results show that the proposed method of measuring IGBT collector current is feasible and effective.

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.920-927
• /
• 1994

본 논문에서는 소형, 저가격으로 데이터와 음성 신호의 양방향 전송을 위한 VSAT용 14.0~14.5GHz3Watt SSPA의 설계와 실험결과를 기술하였다. 설계된 SSPA는 VSAT에서 요구되는 성능을 만족시키기 위하여 저잡음 GaAs FET를 이용한 두단의 저잡음 증폭기, 중전력 GaAs FET를 이용한 두단의 중전력 증폭기, \ulcorner시 고출력 증폭을 위하여 내부 정합된 전력 GaAs FET와 3dB branch line coupler를 이용한 balanced 증폭기를 포함하는 삼단 전력증폭기로 구성 하였다. 제작된 SSpA의 특성으로 소신호 전력이득 42dB, 잡음지수 7dB, 1dB 이득 억압점에서 출력 신호 35dBm. 그리고 입출력 VSWR로 2.0 그리고 1.5를 측정할 수 있었다.

• 전기학회논문지
• /
• 제56권2호
• /
• pp.325-333
• /
• 2007

A PV system inverter test module using RTDS was developed and performance test of a commercial PV inverter was carried out. The developed module consists of one RTDS hardware rack, RTDS software models representing PV array and simple distribution system, and two power amplifiers that was specifically designed for generating power corresponding to signals from RTDS. Performance test results verified effectiveness and reliability of the test module. It is expected that the developed test module may help PV inverter manufacturers improve ana test their systems in the developing stage.

• 한국통신학회논문지
• /
• 제22권12호
• /
• pp.2674-2685
• /
• 1997

본 논문에서는 국내향 800MHz CDMA 와 PCS(CDMA 방식)에서 동시에 사용될 수 있는 이동통신 전화기의 핵심부품인 이중대역 전력증폭기 모듈에 대한 연구를 기술하였다. CDMA 방식의 전화기가 갖는 사용빈도가 가장 높은 출력(1O-15dBm)이 선형영역인점을 고려하여 종단전력증폭용 GaAs FET의 DC 동작점을 B급으로 제한하므로서 배터리 사용시간을 연장하였다. 따라서 낮은 동작점에서도 우수한 선형성을 가진 2개의 Plastic GaAS FET로서 모듈을 구현하였고 입출력단에 주파수 분리회로를 설계하여 2개의 주파수 대역을 사용할수 있게 하였다. 모듈의 소형화를 위해 다층기판을 사용하였으며 협소한 전송선로간의 전자기결합과 가판 각 층간의 via hole 등은 전자기 해석을 통해 회로 설계에 반영하였다. 모듈 전체 크기는 O.96CC($22{\times}14.5{\times}3mm^3$) 이고 출력 10~l5dBm에서 모듈 총전류는 130mA이다. 선형특성은 출력 28dBm(CDMA, 800MHz)와 23.5dBm(PCS)에서 IS-95에서 규정하는 ACPR(Adjacent Channel Power Rejection)보다 2-3dB 여유도를 가진다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.393-397
• /
• 2013

This paper introduces the T/RX combined compact active channel module which is a key unit of the active phased array antenna(APAA) system. This module is mainly compoased of two parts for TX and RX fabricated on both sides of the active module for size reduction. The TX-part is primarily composed of a 3-stage amplifier, a microstrip phase shifter, a thermal compensation and a power detection circuit. The RX-part is composed of LNAs a microstrip phase shifter and BPFs for TX power rejection. Using the proposed design structure we can realized a compact active channel module having high performance.

• 전자공학회논문지C
• /
• 제34C권10호
• /
• pp.19-26
• /
• 1997

Novel class AB CMOS second-generation current conveyors (CCII) using 0.6.mu.m n-well CMOS process for high-frequency current-mode signal processing were developed. The CCII for low power operation consists of a class AB push-pull stage for the current input, a complementary source follower for the voltage input, and a cascode current mirror for the current output. In this architecture, the two input stages are coupled by current mirrors to reduce the current input impedance. Measurements of the fabricated CCII show that the current input impedance is 875.ohm. and the bandwidth of flat gain when used as a voltage amplifier extends beyond 4MHz. The power dissipation is 1.25mW and the active chip area is 0.2*0.15[mm$\^$2/].

• 한국전자파학회논문지
• /
• 제29권2호
• /
• pp.99-108
• /
• 2018

본 논문은 마그네트론 대체를 위한 반도체 전력 발진기 모듈 설계에 관련된 내용을 기술하였다. 300급 LDMOS 단일 전력 증폭기의 특성을 확인하였고 두 개를 결합하여 모듈을 구성하였다. 결합된 모듈에 delay-line feedback loop을 구성하고 위상 천이기를 이용하여 위상을 조절하여 발진기를 구동시켰다. 발진기 모듈 측정 결과 주파수 2.327 GHz에서 출력 800 W, 효율 58 %로 측정되었다. 이 결과는 시뮬레이션 결과와 유사한 특성을 보여준다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.189-197
• /
• 2014

This work proposes a 12b 100 MS/s $0.11{\mu}m$ CMOS three-step hybrid pipeline ADC for high-speed communication and mobile display systems requiring high resolution, low power, and small size. The first stage based on time-interleaved dual-channel SAR ADCs properly handles the Nyquist-rate input without a dedicated SHA. An input sampling clock for each SAR ADC is synchronized to a reference clock to minimize a sampling-time mismatch between the channels. Only one residue amplifier is employed and shared in the proposed ADC for the first-stage SAR ADCs as well as the MDAC of back-end pipeline stages. The shared amplifier, in particular, reduces performance degradation caused by offset and gain mismatches between two channels of the SAR ADCs. Two separate reference voltages relieve a reference disturbance due to the different operating frequencies of the front-end SAR ADCs and the back-end pipeline stages. The prototype ADC in a $0.11{\mu}m$ CMOS shows the measured DNL and INL within 0.38 LSB and 1.21 LSB, respectively. The ADC occupies an active die area of $1.34mm^2$ and consumes 25.3 mW with a maximum SNDR and SFDR of 60.2 dB and 69.5 dB, respectively, at 1.1 V and 100 MS/s.

• 한국전자파학회논문지
• /
• 제10권3호
• /
• pp.368-377
• /
• 1999

본 연구에서는 차세대 이동통신인 2 GHz 광대역 CDMA 송신기를 설계, 제작하였다. 변조방식으로는 QPSK방식보다 전력효율이 우수한 등포락선 특성을 갖는 CC-OQPSK 변조기를 ASIC화가 용이한 FPGA 회로로 구현하였다. 송신기를 제작하여 측정한 결과, 이중변환방식의 중간주파수단은 1차 변화주파수 240 MHz에서 우수한 고조파 제거특성과 20dB의 이득을 얻었다. 2단 RF증폭기는 1.9GHz대역에서 17dB의 이득을 가지며 이때의 채널 출력전력은 +21.14dBm이었다. 본 연구에서 제작한 송신기의 전기적 특성은 설계기준으로 설정한 2GHz대을 위한 W-CDMA 송신기의 규격을 만족함을 확인하였다.