• 한국시뮬레이션학회논문지
• /
• 제11권1호
• /
• pp.23-30
• /
• 2002

An STI(Shallow Trench Isolation) by using a CMP(Chemical Mechanical Polishing) process has been one of the key issues in the device isolation[1] In this paper we fabricated N, P-MOSFEET tall analyse hump characteristics in various rounding oxdation thickness(ex : Skip, 500, 800, 1000$\AA$). As a result we found that hump occurred at STI channel edge region by field oxide recess. and boron segregation(early turn on due to boron segregatiorn at channel edge). Therefore we improved that hump occurrence by increased oxidation thickness, and control field oxide recess( 20nm), wet oxidation etch time(19HF,30sec), STI nitride wet cleaning time(99HF, 60sec+P 90min) and fate pre-oxidation cleaning time (U10min+19HF, 60sec) to prevent hump occurring at STI channel edge.

• 융합신호처리학회논문지
• /
• 제9권2호
• /
• pp.146-153
• /
• 2008

본 연구에서는 $0.8{\mu}m$ 아날로그 혼합 CMOS 기술에 의한 2단 연산 증폭기를 가진 집적화된 습도센서 시스템을 설계 및 제작하였다. 시스템은 28핀 및 $2mm{\times}4mm$의 크기를 가졌으며, 휘스톤 브릿지형 습도센서, 저항형 습도센서, 온도센서 및 신호의 증폭과 처리를 위한 연산증폭기를 단일 칩에 구성하였다. 기존의 CMOS 공정에 트렌치형의 감지 영역을 형성하기 위해 폴리-질화 에치 스탑 공정을 시도하였다. 이러한 수정된 기술은 CMOS 소자의 특성에 영향을 주지 않았고, 표준 공정으로 동일 칩 상에 센서와 시스템을 제작할 수 있도록 하였다. 연산증폭기는 이득 폭이 5.46 MHz 이상, 슬루율이 10 V/uS 이상으로 센서를 동작하기에 안정된 특성을 보였다. N형 습도감지 전계효과 트랜지스터의 드레인 전류는 상대습도가 10%에서 70%로 변화할 때 0.54mA에서 0.68 mA로 변화하였다.

• 한국재료학회지
• /
• 제6권5호
• /
• pp.524-531
• /
• 1996

차세대 소자고립구조로서 연구되고 있는 trench isolation 공정 등에는 실리콘 식각이 요구되며 실리콘 식각 공정중에는 반응성 이온에 의해 격자결함이 발생할 수 있다. 이와같이 생성된 결함은 소자의 전기적 성질을 열화시키므로 열처리를 통하여 제거하여야만 한다. 따라서 본 연구에서는 Ar,Ar/H2 플라즈마로 격자결함을 인위적으로 발생시켜 20$0^{\circ}C$-110$0^{\circ}C$ 질소분위기에서 30분간 열처리에 따른 생성된 격자결함의 소거거동을 관찰하였다. 실리콘 표면에 Schottky 다이오드를 제작하여 I-V, C-V 특성을 측정하므로써 잔류하는 전기적인 손상의 정도를 평가하였다. Ar으로 식각한 경우에는 110$0^{\circ}C$ 30분간 열처리한 결과 모든 격자결함이 제거되나 Ar/H2로 식각한 경우에는 격자결함이 완전히 제거되지 않고 (111)적층결함이 남아있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 센서 박막재료 반도체 세라믹
• /
• pp.149-153
• /
• 2003

Chemical mechanical polishing (CMP) technology for global planarization of multi-level inter-connection structure has been widely studied for the next generation devices. CMP process has been paid attention to planarized pre-metal dielectric (PMD), inter-layer dielectric (ILD) interconnections. Expecially, shallow trench isolation (STI) used to CMP process on essential. Recently, the direct STI-CMP process without the conventional complex reverse moat etch process has established by using slurry additive with the high selectivity between $SiO_2$ and $Si_3N_4$ films for the purpose of process simplification and n-situ end point detection(EPD). However, STI-CMP process has various defects such as nitride residue, tom oxide and damage of silicon active region. To solve these problems, in this paper, we studied the planarization characteristics using a high selectivity slurry(HSS). As our experimental results, it was possible to achieve a global planarization and STI-CMP process could be dramatically simplified. Also we estimated the reliability through the repeated tests with the optimized process conditions in order to identify the reproducibility of HSS STI-CMP process.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 G
• /
• pp.2518-2520
• /
• 1998

Silicon can be reactive ion etched (RIE) either isotropically or anisotropically. In this paper, a new micromachining technology combining these two etching characteristics is proposed. In the proposed method, the fabrication steps are as follows. First. a polysilicon layer, which is used as the bottom electrode, is deposited on the silicon wafer and patterned. Then the silicon substrate is etched anisotropically to a few micrometer depth that forms a cavity. Then an PECVD oxide layer is deposited to passivate the cavity side walls. The oxide layers at the top and bottom faces are removed while the passivation layers of the side walls are left. Then the substrate is etched again but in an isotropic etch condition to form a round trench with a larger radius than the anisotropic cavity. Then a sacrificial PECVD oxide layer is deposited and patterned. Then a polysilicon structural layer is deposited and patterned. This polysilicon layer forms a pivot structure of a rocker-arm. Finally, oxide sacrificial layers are etched away. This new micromachining technology is quite simpler than conventional method to fabricate joint structures, and the devices that are fabricated using this technology do not require a flexing structure for motion.