• 제목/요약/키워드: Threshold-Voltage

검색결과 1,291건 처리시간 0.022초

저전력 휴대용 통신단말을 위한 이온빔 처리된 HfO2 박막의 특성 연구 (Study of Properties of HfO2 thin film for Low Power Mobile Information Device)

  • 김원배;이호영
    • 한국위성정보통신학회논문지
    • /
    • 제10권3호
    • /
    • pp.89-93
    • /
    • 2015
  • 본 연구에서는 이온빔 처리된 $HfO_2$ 박막을 이용한 액정디스플레이의 프리틸트각을 제어함으로써, 작은 구동전압에서도 안정적으로 구동할 수 있는 디스플레이 소자에 응용할 수 있는 특성을 연구하였다. $HfO_2$ 박막의 원자 수준의 증착을 통해서 높은 유전율의 박막을 제조할 수 있었으며, 이는 저전력 구동을 위해서 필수적인 요소라고 생각한다. 또한 이러한 $HfO_2$ 박막의 액정배향성을 확인하여 균일한 액정배향을 통해서 디스플레이 소자로의 응용가능성을 확인하였다. 특히 $HfO_2$ 박막에서의 액정배향성에 대해서 액정배향의 대표적인 특성인 프리틸트각의 제어를 실험을 통해서 확인하였다. 실험결과 이온빔처리를 한 $HfO_2$ 박막에서의 액정배향의 특성을 접촉각특성을 대표화하여 정량화 할 수 있었다. 본 연구의 결과 액정의 배향성 확보 및 프리틸트각을 제어할 수 있는 고유전율 $HfO_2$ 박막의 제조가 가능한 것을 확인할 수 있었으며, 고유전율 특성에서 기인하는 저전력 구동의 가능성을 확인할 수 있었다.

다중모드 지원 자동차폐 순음청력검사 시스템 개발 (Development of Auto-Masking Puretone Audiometer supporting Multiple Modes)

  • 김진동;신범주;전계록;왕수건
    • 한국산학기술학회논문지
    • /
    • 제10권6호
    • /
    • pp.1229-1236
    • /
    • 2009
  • 최소가청역치를 측정하기 위한 기기인 순음청력검사 시스템은 사운드카드를 가진 컴퓨터에서 소프트웨어로 구현될 경우 가격 경쟁력을 가질 수 있다. 본 논문에서는 일반 PC를 기반으로 설계 및 구현된 순음청력검사 시스템을 기술한다. 개발된 PC 기반 순음청력검사 시스템은 기도 및 골도 검사시 지동 차폐 기능도 지원한다. 또한 자가 검사, 자동 검사 및 수동 검사 모드로 구성되는 다중 모드를 제공함으로써 집이나 병원 등 다양한 환경에서 사용될 수 있도록 설계되었다. 본 연구에서는 구현된 시스템의 출력 전압 파형과 출력 음압 측정을 통해 정상적으로 동작함을 검증하였다.

Photofield-Effect in Amorphous In-Ga-Zn-O (a-IGZO) Thin-Film Transistors

  • Fung, Tze-Ching;Chuang, Chiao-Shun;Nomura, Kenji;Shieh, Han-Ping David;Hosono, Hideo;Kanicki, Jerzy
    • Journal of Information Display
    • /
    • 제9권4호
    • /
    • pp.21-29
    • /
    • 2008
  • We studied both the wavelength and intensity dependent photo-responses (photofield-effect) in amorphous In-Ga-Zn-O (a-IGZO) thin-film transistors (TFTs). During the a-IGZO TFT illumination with the wavelength range from $460\sim660$ nm (visible range), the off-state drain current $(I_{DS_off})$ only slightly increased while a large increase was observed for the wavelength below 400 nm. The observed results are consistent with the optical gap of $\sim$3.05eV extracted from the absorption measurement. The a-IGZO TFT properties under monochromatic illumination ($\lambda$=420nm) with different intensity was also investigated and $I_{DS_off}$ was found to increase with the light intensity. Throughout the study, the field-effect mobility $(\mu_{eff})$ is almost unchanged. But due to photo-generated charge trapping, a negative threshold voltage $(V_{th})$ shift is observed. The mathematical analysis of the photofield-effect suggests that a highly efficient UV photocurrent conversion process in TFT off-region takes place. Finally, a-IGZO mid-gap density-of-states (DOS) was extracted and is more than an order of magnitude lower than reported value for hydrogenated amorphous silicon (a-Si:H), which can explain a good switching properties observed for a-IGZO TFTs.

Scaled SONOSFET를 이용한 NAND형 Flash EEPROM (The NAND Type Flash EEPROM using the Scaled SCNOSFET)

  • 김주연;김병철;김선주;서광열
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제49권1호
    • /
    • pp.1-7
    • /
    • 2000
  • The SNOSFET memory devices with ultrathin ONO(tunnel oxide-nitride-blocking oxide) gate dielectric were fabricated using n-well CMOS process and investigated its characteristics. The thicknesses of tunnel oxide, nitride and blocking oxide were $23{\AA},\; 53{\AA}\; and\; 33{\AA}$, respectively. Auger analysis shows that the ONO layer is made up of $SiO_2(upper layer of blocking oxide)/O-rich\; SiO_x\N\_y$. It clearly shows that the converting layer with $SiO_x\N\_y(lower layer of blocking oxide)/N-rich SiO_x\N\_y(nitride)/O-rich SiO_x\N\_y(tunnel oxide)$. It clearly shows that the converting layer with $SiO_x\N\_y$ phase exists near the interface between the blocking oxide and nitride. The programming condition of +8 V, 20 ms, -8 V, 50 ms is determined and data retention over 10 years is obtained. Under the condition of 8 V programming, it was confirmed that the modified Fowler-Nordheim tunneling id dominant charge transport mechanism. The programmed threshold voltage is distributed less than 0.1 V so that the reading error of memory stated can be minimized. An $8\times8$ NAND type flash EEPROM with SONOSFET memory cell was designed and simulated with the extracted SPICE parameters. The sufficient read cell current was obtained and the upper limit of $V_{TH}$ for write state was over 2V.

  • PDF

고주파 인가시의 KSTAR ICRF 안테나의 진공특성 (Vacuum Characteristics of KSTAR ICRF Antenna during RF Operation)

  • 배영덕;곽종구;홍봉근
    • 한국진공학회지
    • /
    • 제15권3호
    • /
    • pp.314-324
    • /
    • 2006
  • KSTAR ICRF 안테나의 진공특성을 실험적으로 조사하였다. 제작된 안테나를 총 유효배기속도 1015 l/s의 진공펌프가 장착된 시험용 진공용기에 설치하였으며, 고주파 시험하기 전에 시간에 따른 압력 변화, 총기체 부하, 도달 진공도 등을 측정하였다. 낮은 출력의 고주파를 반복적으로 인가함으로서 세정 효과를 확인하였다. 안테나에 고주파를 인가하여 시험하는 동안 진공도 변화를 측정하였으며, 압력 상승에 의해 방전이 유발되는 한계 압력을 조사하였다. 본 안테나의 경우 고주파 인가 중에 진공용기의 압력이 $10^{-4}$ mbar 이상이 되면 방전이 일어났다. 장펄스 시험에서 안테나의 온도와 시험용 진공용기의 압력을 측정하여 안테나를 냉각하지 않은 상태에서 운전이 가능한 전압을 조사하였으며, 냉각했을 때의 결과와 비교하였다.

중앙-채널 이중게이트 MOSFET의 양자역학적 모델링 및 시뮬레이션 연구 (Quantum-Mechanical Modeling and Simulation of Center-Channel Double-Gate MOSFET)

  • 김기동;원태영
    • 대한전자공학회논문지SD
    • /
    • 제42권7호
    • /
    • pp.5-12
    • /
    • 2005
  • 본 논문에서는 결합된 슈뢰딩거-푸아송 방정식과 전류연속방정식을 셀프-컨시스턴트하게 계산함으로써, 나노-스케일 center-channel (CC) double-gate (DG) MOSFET 디바이스의 전기적 특성 및 구조해석에 관한 연구를 시행하였다. 10-80 nm 게이트 길이의 조건에서 수행한 CC-NMOS의 시뮬레이션 결과를 DG-NMOS 구조에서 시행한 시뮬레이션 결과와의 비교를 통하여 CC-NMOS 구조에서 나타나는 CC 동작특성 메커니즘과, 이로 인한 전류 및 G$_{m}$의 상승을 확인하였다. 문턱 전압 이하 기울기, 문턱 전압 롤-오프, 드레인 유기 장벽 감소의 파라미터를 통하여 단채널 효과를 최소화하기 위한 디바이스 최적화를 수행하였다. 본 나노-스케일 전계 효과 트랜지스터를 위한 2차원 양자역학적 수치해석의 관한 연구를 통하여, CC-NMOS를 포함한 DG-MOSFET 구조가 40나노미터급 이하 MOSFET 소자의 물리적 한계를 극복하기 위한 이상적인 구조이며, 이와 같은 나노-스케일 소자의 해석에 있어서 양자역학적 모델링 및 시뮬레이션이 필수적임을 알 수 있었다.

절연고분자 polystyrene 혼합에 의한 TIPS-pentacene OTFT의 성능 개선 (Performance Improvement of TIPS-pentacene OTFTs by blending with Polystyrene)

  • 김재선;송정근
    • 전자공학회논문지
    • /
    • 제50권7호
    • /
    • pp.96-101
    • /
    • 2013
  • 본 논문에서는 절연 고분자 polystyrene(PS)을 TIPS-pentacene 용액에 혼합하여 OTFT를 제작하였고, PS의 분자량과 함량이 소자 성능에 미치는 영향을 분석하였다. 분자량 9,580의 PS가 분자량이 큰 것 보다 우수한 성능을 나타내었다. 그리고 함량은 0.3 wt%일 때 전계이동도는 $1.0{\pm}0.19cm^2/V{\cdot}sec$, 부문턱전압기울기는 $0.22{\pm}0.05$ V/dec, 문턱전압은 $-1.19{\pm}1.21$ V, 그리고 전류점멸비는 $7.12{\pm}2.09{\times}10^6$ 이었으며, PS를 혼합하지 않은 OTFT에 비하여 약 5배의 성능 개선이 있었다. 또한 잉크젯 공정에서 기판온도는 커피링을 제거하는 중요한 요소이며 PS를 혼합한 TIPS-pentacene의 적합한 온도는 $46^{\circ}C$로 확인되었다.

Investigation of Feasibility of Tunneling Field Effect Transistor (TFET) as Highly Sensitive and Multi-sensing Biosensors

  • Lee, Ryoongbin;Kwon, Dae Woong;Kim, Sihyun;Kim, Dae Hwan;Park, Byung-Gook
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권1호
    • /
    • pp.141-146
    • /
    • 2017
  • In this letter, we propose the use of tunneling field effect transistors (TFET) as a biosensor that detects bio-molecules on the gate oxide. In TFET sensors, the charges of target molecules accumulated at the surface of the gate oxide bend the energy band of p-i-n structure and thus tunneling current varies with the band bending. Sensing parameters of TFET sensors such as threshold voltage ($V_t$) shift and on-current ($I_D$) change are extracted as a function of the charge variation. As a result, it is found that the performances of TFET sensors can surpass those of conventional FET (cFET) based sensors in terms of sensitivity. Furthermore, it is verified that the simultaneous sensing of two different target molecules in a TFET sensor can be performed by using the ambipolar behavior of TFET sensors. Consequently, it is revealed that two different molecules can be sensed simultaneously in a read-out circuit since the multi-sensing is carried out at equivalent current level by the ambipolar behavior.

내장형 전류 감지회로를 이용한 타이밍 오류 검출기 설계 (Design of a Timing Error Detector Using Built-In current Sensor)

  • 강장희;정한철;곽철호;김정범
    • 전기전자학회논문지
    • /
    • 제8권1호
    • /
    • pp.12-21
    • /
    • 2004
  • 오류제어는 많은 전자 시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 발생하는 타이밍 위반의 결과로 나타나는 비정상적인 신호지연으로 인한 것이며, 이는 주로 과도고장에 의해 발생한다. 본 논문에서는 CMOS 회로의 동작 중에 타이밍 오류를 검출하는 회로를 설계하였다. 타이밍 오류 검출기는 클럭에 의해 제어되는 시스템의 준비시간 및 대기시간의 위반에 대한 오류를 검출할 수 있다. 설계한 회로는 데이터의 입력이 클럭 천이지점에서 변화할 때 과도전류를 측정하여 오류 검출기의 전류 감지회로에서 발생시킨 기준전류와 비교함으로써 오류의 발생 여부를 확인 할 수 있다. 이러한 방법은 클럭에 의해 동작하는 시스템의 준비시간 및 대기시간의 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. 이 회로는 2.5V 공급전압의 $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며, HSPICE로 시뮬레이션하여 정당성 및 효율성을 검증하였다.

  • PDF

고속용 p-MOSFET에서 NBTI 스트레스에 의한 GIDL 전류의 특성 분석 (The Characteristics Analysis of GIDL current due to the NBTI stress in High Speed p-MOSFET)

  • 이용재;송재열;이종형;한대현
    • 한국정보통신학회논문지
    • /
    • 제13권2호
    • /
    • pp.348-354
    • /
    • 2009
  • 본 논문은 p-MOS 트랜지스터에서 음 바이어스 온도 불안정(NBTI) 전류 스트레스 인가에 의해서 드레인 전류, 문턱 전압, 문턱 전압아래 기울기, 게이트유기 드레인 누설(GIDL) 전류가 변화하는 열화특성을 측정하고 분석하였다. 스트레스 시간, 온도와 전계 의존에 연관된 열화 크기는 실리콘/산화막 계면에서 계면 트랩 생성에 좌우된다는 것으로 나타났다. 문턱 전압의 변화와 문턱 전압아래 기울기 사이에 상관관계로부터, 소자 열화에 대한 중요한 메카니즘이 계면 상태의 생성과 관련이 있다는 것을 분석하였다. GIDL 측정 결과로부터, NBTI 스트레스에 기인한 계면상태에서 전자 정공쌍의 생성이 GIDL 전류의 증가를 가져온다. 그러므로 초박막 게이트 산화막 소자에서 NBTI 스트레스 후에 GIDL 전류 증가를 고려하여 야만 한다. 또한, 신뢰성 특성과 dc 소자 성능을 동시에 고려함이 초고집적 CMOSFET의 스트레스 공학기술에서 상당히 필수불가결하다.