• 대한임베디드공학회논문지
• /
• 제18권1호
• /
• pp.31-40
• /
• 2023

Recent advances in flash technologies, such as 3D processing and multileveling schemes, have successfully increased the flash capacity. Unfortunately, these technology advances significantly degrade flash's reliability due to a smaller cell geometry and a finer-grained cell state control. In this paper, we propose an asymmetric BER-aware reliability optimization technique (aBARO), new flash optimization that improves the flash reliability. To this end, we first reveal that bit errors of 3D NAND flash memory are highly skewed among flash cell states. The proposed aBARO exploits the unique per-state error model in flash cell states by selecting the most error-prone flash states and by forming narrow threshold voltage distributions (for the selected states only). Furthermore, aBARO is applied only when the program time (tPROG) gets shorter when a flash cell becomes aging, thereby keeping the program latency of storage systems unchanged. Our experimental results with real 3D MLC and TLC flash devices show that aBARO can effectively improve flash reliability by mitigating a significant number of bit errors. In addition, aBARO can also reduce the read latency by 40%, on average, by suppressing the read retries.

• ETRI Journal
• /
• 제45권1호
• /
• pp.163-170
• /
• 2023

We report an electroabsorption modulator (EAM)-integrated distributed Bragg reflector laser diode (DBR-LD) capable of supporting a high data rate and a wide wavelength tuning. The DBR-LD contains two tuning elements, plasma and heater tunings, both of which are implemented in the DBR section, which have blue-shift and red-shift in the Bragg wavelength through a current injection, respectively. The light created from the DBR-LD is intensity-modulated through the EAM voltage, which is integrated monolithically with the DBRLD using a butt-joint coupling method. The fabricated chip shows a threshold current of approximately 8 mA, tuning range of greater than 30 nm, and static extinction ratio of higher than 20 dB while maintaining a side mode suppression ratio of greater than 40 dB under a window of 1550 nm. To evaluate its modulation properties, the chip was bonded onto a mount including a radiofrequency line and a load resistor showing clear eye openings at data rates of 25 Gb/s nonreturn-to-zero and 50 Gb/s pulse amplitude modulation 4-level, respectively.

• 한국전기전자재료학회논문지
• /
• 제37권1호
• /
• pp.43-47
• /
• 2024

The size of semiconductor devices has been scaled down to improve packing density and output performance. However, there is uncontrollable spreading of the dopants that comprise the well, punch-stop, and channel-stop when using high-temperature annealing processes, such as rapid thermal annealing (RTA). In this context, low-temperature deuterium annealing (LTDA) performed at a low temperature of 300℃ is proposed to reduce the thermal budget during CMOS fabrication. The LTDA effectively eliminates the interface trap in the gate dielectric layer, thereby improving the electrical characteristics of devices, such as threshold voltage (V_TH), subthreshold swing (SS), on-state current (I_ON), and off-state current (I_OFF). Moreover, the LTDA is perfectly compatible with CMOS processes.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.785-792
• /
• 2012

본 연구에서는 고속 및 저전력 스위칭 소자 응용을 위하여 n-채널 무접합 및 반전모드 MuGFET 와 p-채널 무접합 및 축적모드 MuGFET의 기판전압에 따른 전류-전압 특성을 측정하고 비교 분석하였다. 기판전압에 따른 문턱전압과 포화 드레인 전류 변화로부터 n-채널 소자에서는 반전모드 소자가 무접합 소자보다 변화량이 크며 p-채널 소자에서는 무접합 소자가 축적모드 소자보다 변화량이 큰 것을 알 수 있었다. 전달컨덕턴스 변화는 n-채널 소자보다 p-채널 소자의 변화량이 큰 것을 알 수 있었다. 그리고 subthreshold swing 특성으로부터 n-채널 소자와 p-채널 무접합 소자는 기판전압 변화에 따라 S값의 변화가 거의 없지만 p-채널 축적모드 소자는 기판전압이 양의 방향으로 증가할 때 S 값이 증가하는 것으로 관측되었다. 기판전압을 이용한 고속 및 저전력 스위칭 소자 응용 측면에서는 n-채널 소자에서는 반전모드 소자가 p-채널 소자에서는 무접합 소자가 더 좋은 특성을 보였다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.69-76
• /
• 2016

MCT (MOS Controlled Thyristor)의 전류 구동능력은 도통상태의 MCT를 턴-오프 시킬 수 있는 능력, 즉 off-FET의 성능에 의해 결정되고, MCT의 주된 응용분야인 펄스파워 분야에서는 턴-온 시의 피크전류($I_{peak}$)와 전류상승기울기(di/dt) 특성이 매우 중요하다. 이러한 요구사항을 만족시키기 위해서는 MCT의 on/off-FET 성능 조절이 중요하지만, 깊은 접합의 P-웰과 N-웰을 형성하기 위한 삼중 확산공정과 다수의 산화막 성장공정은 이온주입 불순물의 표면농도를 변화시키고 on/off-FET의 문턱전압($V_{th}$) 조절을 어렵게 한다. 본 논문에서는 on/off-FET의 $V_{th}$를 개선하기 위한 채널영역 문턱전압 이온주입에 대하여 시뮬레이션을 진행하고 이를 토대로 제작한 MCT의 전기적 특성을 비교 평가하였다. 그 결과 문턱전압 이온주입을 진행한 MCT의 경우(활성영역=$0.465mm^2$) $100A/cm^2$ 전류밀도에서의 전압손실($V_F$)은 1.25V, 800V의 어노드 전압에서 $I_{peak}$ 및 di/dt는 290A와 $5.8kA/{\mu}s$로 문턱전압 이온주입을 진행하지 않은 경우와 유사한 특성을 나타낸 반면, $100A/cm^2$의 구동전류에 대한 턴-오프 게이트전압은 -3.5V에서 -1.6V로 감소하여 MCT의 전류 구동능력을 향상시킴을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.344-344
• /
• 2014

Transparent amorphous oxide semiconductors such as a In-Ga-Zn-O (a-IGZO) have advantages for large area electronic devices; e.g., uniform deposition at a large area, optical transparency, a smooth surface, and large electron mobility >10 cm2/Vs, which is more than an order of magnitude larger than that of hydrogen amorphous silicon (a-Si;H).1) Thin film transistors (TFTs) that employ amorphous oxide semiconductors such as ZnO, In-Ga-Zn-O, or Hf-In-Zn-O (HIZO) are currently subject of intensive study owing to their high potential for application in flat panel displays. The device fabrication process involves a series of thin film deposition and photolithographic patterning steps. In order to minimize contamination, the substrates usually undergo a cleaning procedure using deionized water, before and after the growth of thin films by sputtering methods. The devices structure were fabricated top-contact gate TFTs using the a-IGZO films on the plastic substrates. The channel width and length were 80 and 20 um, respectively. The source and drain electrode regions were defined by photolithography and wet etching process. The electrodes consisting of Ti(15 nm)/Al(120 nm)/Ti(15nm) trilayers were deposited by direct current sputtering. The 30 nm thickness active IGZO layer deposited by rf magnetron sputtering at room temperature. The deposition condition is as follows: a rf power 200 W, a pressure of 5 mtorr, 10% of oxygen [O2/(O2+Ar)=0.1], and room temperature. A 9-nm-thick Al2O3 layer was formed as a first, third gate insulator by ALD deposition. A 290-nm-thick SS6908 organic dielectrics formed as second gate insulator by spin-coating. The schematic structure of the IGZO TFT is top gate contact geometry device structure for typical TFTs fabricated in this study. Drain current (IDS) versus drain-source voltage (VDS) output characteristics curve of a IGZO TFTs fabricated using the 3-layer gate insulator on a plastic substrate and log(IDS)-gate voltage (VG) characteristics for typical IGZO TFTs. The TFTs device has a channel width (W) of $80{\mu}m$ and a channel length (L) of $20{\mu}m$. The IDS-VDS curves showed well-defined transistor characteristics with saturation effects at VG>-10 V and VDS>-20 V for the inkjet printing IGZO device. The carrier charge mobility was determined to be 15.18 cm^2 V-1s-1 with FET threshold voltage of -3 V and on/off current ratio 10^9.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.220-225
• /
• 2016

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 $0.6{\mu}m$, 셀 피치 $3.0{\mu}m$로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 $24m{\Omega}$, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.

• 한국재료학회지
• /
• 제10권4호
• /
• pp.290-294
• /
• 2000

ZnS:Mn TFEL device를 전자선 진공증착법으로 제작하여 전기광학적 특성에 관하여 조사하였다. $Ta_2O_5$ 박막의 산소 결핍에 따른 정전용량을 측정하기 위하여 산소분위기에서 열처리에 따른 AES(Auger electron spectroscopy)와 C-F를 측정하였다. 제작한 EL 소자의 전기장 발광 파장은 550~650nm 였으며 이것은 $Mn^{2+}$ 이온의 $3d^5$ 여기준위인 $^4T_1(^4G)$ 에서 $3d^5$ 기저준위인 $^6A_1(^S)$로의 내각전자전이 피크이다. 열처리를 수행하지 않은 $Ta_2O^5$를 절연층으로 사용한 EL 소자의 발광시작전압은 24~28V이고 색도 좌표값 X=0.5151, Y=0.4202인 황등색 발광을 하였다. $Ta_2O_5$를 절연층으로 사용한 소자가 저전압에서 구동이 가능하므로 EL 소자의 실용화가 기대된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.151-151
• /
• 2009

Recently, there has been increasing interest in amorphous oxide semiconductors to find alternative materials for an amorphous silicon or organic semiconductor layer as a channel in thin film transistors(TFTs) for transparent electronic devices owing to their high mobility and low photo-sensitivity. The fabriction of amorphous oxide-based TFTs at room temperature on plastic substrates is a key technology to realize transparent flexible electronics. Amorphous oxides allows for controllable conductivity, which permits it to be used both as a transparent semiconductor or conductor, and so to be used both as active and source/drain layers in TFTs. One of the materials that is being responsible for this revolution in the electronics is indium-zinc-tin oxide(IZTO). Since this is relatively new material, it is important to study the properties of room-temperature deposited IZTO thin films and exploration in a possible integration of the material in flexible TFT devices. In this research, we deposited IZTO thin films on polyethylene naphthalate substrate at room temperature by using magnetron sputtering system and investigated their properties. Furthermore, we revealed the fabrication and characteristics of top-gate-type transparent TFTs with IZTO layers, seen in Fig. 1. The experimental results show that by varying the oxygen flow rate during deposition, it can be prepared the IZTO thin films of two-types; One a conductive film that exhibits a resistivity of $2\times10^{-4}$ ohm${\cdot}$cm; the other, semiconductor film with a resistivity of 9 ohm${\cdot}$cm. The TFT devices with IZTO layers are optically transparent in visible region and operate in enhancement mode. The threshold voltage, field effect mobility, on-off current ratio, and sub-threshold slope of the TFT are -0.5 V, $7.2\;cm^2/Vs$, $\sim10^7$ and 0.2 V/decade, respectively. These results will contribute to applications of select TFT to transparent flexible electronics.

• 한국광학회지
• /
• 제15권5호
• /
• pp.469-474
• /
• 2004

본 논문에서는 저 전류 및 고 효율로 동작하는 planar buried heterostructure(PBH) 구조로 sampled grating(SG) distributed bragg reflector(DBR) laser diode(LD)를 처음으로 설계하고 제작하였다. 특히 활성층과 도파로층의 높은 결합 효율을 얻기 위해 건식 식각과 습식 식각을 같이 사용하여 결함이 거의 없는 butt-coupling(BT) 계면을 형성하였다. 제작된 파장 가변레이저의 평균 발진 임계전류는 약 12 mA로 ridged waveguide(RWG)와 buried ridge stripe(BRS) 구조로 제작된 결과 보다 두 배 정도 낮게 나타났으며, 광 출력은 200 mA에서 약 20 mW 정도로 RWG 와 BRS 보다 각각 9 mW, 13 mW 더 우수하게 나타났다. 그리고 파장 가변 영역을 측정한 결과 44 nm로 설계결과와 일치하였으며, 최대 파장 가변 영역 안에서 출력 변화 폭이 5 dB 이내로서 RWG 구조의 9 dB보다 출력변화 폭이 4 dB 적게 나타났다. 전체 파장 가변 영역에서 SMSR이 35 dB 이상으로 나타났다.