• 한국항해항만학회지
• /
• 제36권8호
• /
• pp.637-641
• /
• 2012

본 논문에서는 저전력 수중음향통신 시스템을 구현하기 위해 선형 등화기에 최적화된 탭 길이를 결정하는 기법을 제안하였다. 먼저 선형 등화기에서 탭 길이와 결정지연과의 관계를 조사하였다. 이 결과를 토대로 일정 이상 MSE(Mean Square Error) 성능을 만족하는 탭 길이에 대하여 분산을 구하고 이를 활용하여 최적의 결정 지연 범위가 추정된다. 또한 탭 길이에 따른 최적의 결정지연을 결정하기 위해 MSE 그래프를 도출하였으며, 이를 통해 최적의 값을 얻어냈다. 모의실험을 수행한 결과 최대의 탭 길이에서보다 40% 적은 탭 길이로도 충분한 성능을 보여주었으며, 동해 해상시험에서 획득한 데이타에 적용한 결과 탭 계수가 충분히 수렴했다고 볼 수 있는 최대 길이의 탭보다 33% 적은 탭 길이로 충분한 성능을 보여주었음을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.293-296
• /
• 2000

In this paper, we designed a 192-tap echo canceller for a modem using VHDL. To evaluate errors, we used adaptive algorithm. We adopted pipeline technique and realized delay-taps with RAMs. We simulated this design using Altera MAX+PLUS II.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.859-862
• /
• 1999

We designed a 128-tap FIR filter for a modem which complies with ITU-T V.32. We adopted pipeline technique and realized delay-taps with two ring-buffers. The multiplier in this filter carries out 2's complement fixed-point multiplication of 14bit $\times$ 16bit. The designed filter is expected to operate at 50MHz.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.728-734
• /
• 2001

현재의 IEEE 1149.1 바운다리스캔 표준안은 보드나 내장 코어의 연결선상의 지연고장은 점검 할 수 없다. 본 논문에서는 표준안에 위배기지 않게 TAP 제어기를 수정함으로 시스템 클럭 속도에서 지연고장을 점검 할 수 있는 기술을 개발하였다. 실험을 통해서 본 논문에서 제안한 방법이 기존의 방법보다 추가되는 면적이 적음을 보였다.

• International Journal of Computer Science & Network Security
• /
• 제23권7호
• /
• pp.1-8
• /
• 2023

An Orthogonal Frequency Division Multiplexing (OFDM) based wireless communication system has drawn wide attention for its high transmission rate and high spectrum efficiency in not only radio but also Underwater Acoustic (UWA) applications. Because of the narrow sub-carrier spacing of OFDM, orthogonality between sub-carriers is easily affected by Doppler effect caused by the movement of transmitter or receiver. Previously, Doppler compensation signal processing algorithm for Desired propagation path was proposed. However, other Doppler shifts caused by delayed Undesired signal arriving from different directions cannot be perfectly compensated. Then Receiver Bit Error Rate (BER) is degraded by Inter-Carrier-Interference (ICI) caused in the case of Multi-path Doppler channel. To mitigate the ICI effect, a modified Delay and Doppler Profiler (mDDP), which estimates not only attenuation, relative delay and Doppler shift but also sampling clock shift of each multi-path component, is proposed. Based on the outputs of mDDP, an ICI canceling multi-tap equalizer is also proposed. Computer simulated performances of one-tap equalizer with the conventional Time domain linear interpolated Channel Transfer Function (CTF) estimator, multi-tap equalizer based on mDDP are compared. According to the simulation results, BER improvement has been observed. Especially, in the condition of 16QAM modulation, transmitting vessel speed of 6m/s, two-path multipath channel with direct path and ocean surface reflection path; more than one order of magnitude BER reduction has been observed at CNR=30dB.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.109-118
• /
• 2007

SoC의 집적도와 동작 속도의 증가로 인하여 지연 고장 테스트의 중요성이 더욱 커지고 있다. 본 논문은 천이 지연 고장 테스트를 지원하는 개선된 IEEE 1500 래퍼 셀 구조와 IEEE 1149.1 TAP 제어기를 이용하기 위한 인터페이스 회로를 제시하고 이를 이용한 테스트 방법을 제안 한다. 제안 하는 셀 구조는 한 번의 테스트 명령어를 이용하여 상승 지연 고장 테스트와 하강 지연 고장 테스트를 연속적으로 수행 할 수 기능을 유지하면서 기존의 셀 구조에 비하여 적은 면적 오버헤드를 가지며 테스트 시간을 줄일 수 있다. 또한 다른 클럭으로 동작하는 코어에 대한 테스트를 동시에 수행 할 수 있다.

• 한국정보통신학회논문지
• /
• 제10권12호
• /
• pp.2151-2156
• /
• 2006

수중음향통신을 위한 빔형성 기법은 대역폭이 반송주파수에 비해서 큰 광대역 신호 특성을 고려해야한다. 수중 음향통신에서는 협대역 신호가정이 성립하지 않는다. 본 논문에서는 기저 대역 배열신호 모델을 이용한 수중음향통신 광대역 FIR 빔형성기에 대해서 논한다. 반송주파수 25Hz, 심볼 속도 5kHz인 QPSK 방식의 수중음향통신에 있어서 광대역 FIR 빔형성기를 고려했다. 배열 센서는 8개의 등방형 센서로 구성된 선형등간격 구조이고, 센서간 간격은 반송주파수 파장의 절반이다 컴퓨터 모의실험을 통하여 각 센서에 길이가 2인 FIR 필터를 채택하고 탭간 간격이 심볼 주기의 1/4일 때 광대역 FIR 빔형성기는 최적 신호 대 간섭잡음비에 근접하였으며, 기존의 통상적인 협대역 빔형성기보다 신호 대 간섭 잡음비가 0.5dB 향상된 결과를 보였다. 광대역 FIR 빔형성기의 성능은 FIR 필터 길이가 특정 값 이상으로 커지면 더 나빠지고, 탭간 간격이 심볼 주기의 절반보다 작으면 탭간 간격은 성능에 영향을 주지 않았다. 탭간 간격 이 심볼 주기와 같은 경우에, 훈련 신호열이 통상적인 경우보다 더 많이 필요하였다.

• 전자공학회논문지A
• /
• 제31A권6호
• /
• pp.199-208
• /
• 1994

This paper proposes a delay fault test technique for ICs and PCBs with the boundary-scan architectures supporting ANSI/IEEE Std 1149.1-1990. The hybrid delay fault model, which comprises both of gate delay faults and path delay faults, is selected. We developed a procedure for testing delay faults in the circuits with typical boundary scan cells supporting the standard. Analyzing it,we concluded that it is impractical because the test clock must be 2.5 times faster than the system clock with the cell architect-ures following up the state transition of the TAP controller and test instruction set. We modified the boundary-scan cell and developed test instructions and the test procedure. The modified cell and the procedure need test clock two times slower than the system clock and support the ANSI/IEEE standard perfectly. A 4-bit ALU is selected for the circuits under test. and delay tests are simulated by the SILOS simulator. The simulation results ascertain the accurate operation and effectiveeness of the modified mechanism.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권2호
• /
• pp.84-92
• /
• 2007

본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.496-500
• /
• 2003

In This paper, a pole-zero optimized design method for multi-layed planar interdigital stripeline linear group delay bandpass filter with tap input port is presented. As a design example, a four-pole group delay filter with center frequency of 2.14GHz, bandwidth of 160MHz, and group delay variation of ${\pm}0.1nS$ for LTCC technology or multilayerd PCB technology is designed. In the design process, as well the whole structure is not necessary to be simulated, and within three times of optimizing process we have good result as well. This design method could be useful for controlling error correction of manufacturing process as well as design stage.