• 제목/요약/키워드: Simultaneous switching noise(SSN)

검색결과 29건 처리시간 0.024초

고밀도 고속 CMOS 집적회로에서 동시 스위칭에 의한 패키지 영향해석 및 패키지 설계방법 (Simultaneous Switching Characteristic Analysis and Design Methodology of High-Speed & High-Density CMOS IC Package)

  • 박영준;최진우;어영선
    • 전자공학회논문지C
    • /
    • 제36C권11호
    • /
    • pp.55-63
    • /
    • 1999
  • 본 논문에서는 패키지의 전기적 특성이 CMOS 디지틀 회로에 미치는 영향을 해석하고 패키지 특성을 고려한 새로운 CMOS It 패키지 설계방법을 보인다. 집적회로 내의 게이트들이 동시에 스위칭 할 때 패키지에 기인한 동시 스위칭 노이즈 (Simultaneous Switching Noise: SSN)가 시스템의 성능에 미치는 영향에 대하여 해석적으로 고찰하여 패키지의 전기적 특성에 의한 제약조건을 만족시키면서 집적회로 패키지를 설계 할 수 있는 새로운 설계 식을 유도하고 이들 식을 이용한 설계방법을 제시한다. 또한 제시된 패키지 설계방 법의 타당성을 검증하기 위하여 0.3㎛ CMOS 회로에 대하여 범용회로 시뮬레이터인 HSPICE 시뮬레이션 결과와 본 논문에서 제시한 해석적 설계 방법에 따른 결과가 일치한다는 것을 보인다.

  • PDF

CMOS그라운드 연결망에서 발생하는 최대 동시 스위칭 잡음의 테일러 급수 모형의 분석 (Taylor′s Series Model Analysis of Maximum Simultaneous Switching Noise for Ground Interconnection Networks in CMOS Systems)

  • 임경택;조태호;백종흠;김석윤
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
    • /
    • pp.129-132
    • /
    • 2001
  • This paper presents an efficient method to estimate the maximum SSN (simultaneous switching noise) for ground interconnection networks in CMOS systems using Taylor's series and analyzes the truncation error that has occurred in Taylor's series approximation. We assume that the curve form of noise voltage on ground interconnection networks is linear and derive a polynomial expression to estimate the maximum value of SSN using $\alpha$-power MOS model. The maximum relative error due to the truncation is shown to be under 1.87% through simulations when we approximate the noise expression in the 3rd-order polynomial.

  • PDF

GBN/SSN 억제를 위한 이종 셀 EBG 구조를 갖는 전원면 (A Power Plane Using the Hybrid-Cell EBG Structure for the Suppression of GBN/SSN)

  • 김동엽;주성호;이해영
    • 한국전자파학회논문지
    • /
    • 제18권2호
    • /
    • pp.206-212
    • /
    • 2007
  • 본 논문에서는 넓은 영역에서 GBN/SSN 억제 특성을 보이는 이종 셀 EBG 구조를 이용한 새로운 전원면 구조를 제안하였다. 제안된 구조는 -30 dB 이하의 삽입 손실로 정의되는 저지 대역이 GBN의 에너지가 집중적으로 분포하는 수 백 MHz에서 시작하며 약 7.9 GHz의 넓은 대역폭을 갖는다. 본 구조의 특징은 인덕턴스를 강화하는 나선형 연결 선로와 분산적 LC 회로의 주기를 줄이는 이종 셀을 추가한 것이다. 그 결과 -30 dB 저지 대역의 저주파에서의 차단 주파수가 낮아짐은 물론 대역폭이 넓어진 특성을 보였다. 또한, 전원면과 접지면 사이의 구조적 공진 모드가 현격히 억제되었으며 평행판 도파관에 비해 낮은 EMI 특성을 보였다.

Design of Power Plane for Suppressing Spurious Resonances in High Speed PCBs

  • Oh Seung-Seok;Kim Jung-Min;Yook Jong-Gwan
    • Journal of electromagnetic engineering and science
    • /
    • 제6권1호
    • /
    • pp.62-70
    • /
    • 2006
  • This paper presents a new power plane design method incorporating a single geometry derived from a unit cell of photonic bandgap(PBG) structure. This method yields constantly wide suppression of parallel plate resonances from 0.9 GHz to 4.2 GHz and is very efficient to eliminate PCB resonances in a specified frequency region to provide effective suppression of simultaneous switching noise(SSN). It is shown that with only two cells the propagation of unwanted high frequency signals is effectively suppressed, while it could provide continuous return signal path. The measured results agree very well with theoretically predicted ones, and confirm that proposed method is effective for reducing EMI, with measured near-field distribution. The proposed topology is suitable for design of high speed digital system.

Partial EBG Structure with DeCap for Ultra-wideband Suppression of Simultaneous Switching Noise in a High-Speed System

  • Kwon, Jong-Hwa;Kwak, Sang-Il;Sim, Dong-Uk;Yook, Jong-Gwan
    • ETRI Journal
    • /
    • 제32권2호
    • /
    • pp.265-272
    • /
    • 2010
  • To supply a power distribution network with stable power in a high-speed mixed mode system, simultaneous switching noise caused at the multilayer PCB and package structures needs to be sufficiently suppressed. The uni-planar compact electromagnetic bandgap (UC-EBG) structure is well known as a promising solution to suppress the power noise and isolate noise-sensitive analog/RF circuits from a noisy digital circuit. However, a typical UC-EBG structure has several severe problems, such as a limitation in the stop band's lower cutoff frequency and signal quality degradation. To make up for the defects of a conventional EBG structure, a partially located EBG structure with decoupling capacitors is proposed in this paper as a means of both suppressing the power noise propagation and minimizing the effects of the perforated reference plane on the signal quality. The proposed structure is validated and investigated through simulation and measurement in both frequency and time domains.

CMOS 드라이버 구동상태에서 SSN을 줄이기 위한 Separate Bulk Modeling 및 효과 (Separate Bulk Modeling and effect to reduce Simultaneous Switching Noise in CMOS Driver Loading Conditions)

  • 최성일;위재경;문규
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.1145-1148
    • /
    • 2003
  • SSN을 줄이기 위해 벌크단의 그라운드와 소스단의 그라운드를 분리한다. 이 방법을 사용하면 소스과 벌크의 전압 차이가 발생하는데 소스에 발생되는 전압은 기생인덕턴스로 인해 노이즈 전압이되고 벌크의 전압은 그라운드에 바로 연결되기 때문에 0V가 된다. 이 방법을 사용하면 소스단에 기생인덕턴스가 벌크단에 미치지 못하게 되어 노이즈를 줄일 수 있다.. 본 논문에서 나타난 결과는 공통그라운드를 사용한 구동 드라이버 보다 SSN을 10% 간단히 줄일수 있다.

  • PDF

고속 고밀도 디지털 회로에서 사용되는 디커플링 캐패시터의 고주파 모델링과 영향 (High-Frequency Modeling and the Influence of Decoupling Capacitors in High-Speed Digital Circuits)

  • 손경주;김진양;이해영;최철승;변정건
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2000년도 추계 기술심포지움 논문집
    • /
    • pp.23-27
    • /
    • 2000
  • Simultaneous Switching Noise (SSN) propagated through parallel power and ground planes in high-speed multilayer printed circuit boards (PCBs) causes malfunction of both digital and analog circuits. To reduce SSN, decoupling capacitors are generally used in the PCBs. In this paper, we improve the equivalent circuit model of decoupling capacitor in high-frequency range to analyze the effect of SSN reduction accurately. The analysis is performed by the microwave and RF design system (MDS) method and the finite difference time domain (FDTD) method. We compared the results by the ideal capacitor model with those by the proposed model.

  • PDF

A SSN-Reduced 5Gb/s Parallel Transmitter

  • Lee, Seon-Kyoo;Kim, Young-Sang;Park, Hong-June;Sim, Jae-Yoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제7권4호
    • /
    • pp.235-240
    • /
    • 2007
  • A current-balancing segmented group-inverting transmitter is presented for multi-Gb/s single-ended parallel links. With an additional increase of 4 pins, 16-bit data is efficiently encoded to 20 pins to achieve the current balancing and eliminate the simultaneous switching noise. Since the proposed coding is a simple inversion-or-not transformation of pre-defined groups of binary data, it can be implemented with simplified logic circuits. The transmitter is designed with a $0.18{\mu}m$ CMOS technology, and simulated eye diagrams at 5Gb/s show dramatic improvements in signal integrity.

신호 전달 평면의 브릿지 라인을 이용한 EBG 구조 (EBG Structure Using Bridge Line in the Signal Transmission Plane)

  • 김병기;하정래;이준상;배현주;권종화;나완수
    • 한국전자파학회논문지
    • /
    • 제21권7호
    • /
    • pp.786-795
    • /
    • 2010
  • 본 논문에서는 EBG(Electromagnetic Band Gap) 구조에 존재하는 두 단위 셀을 신호 전달 평면상의 브릿지 라인으로 연결하는 새로운 형태의 EBG 구조를 제안하였다. 이와 같은 구조를 갖는 EBG는 단위 셀을 연결하는 비아 홀과 브릿지 라인으로 인해 전원면에서 SSN(Simultaneous Switching Noise)를 효과적으로 차단하였으며, 또한 신호 평면상에서 존재하는 신호선들 사이에서는 우수한 신호 전달 특성을 보였다. 제안된 구조의 EBG는 특정 사이즈에서 차단 주파수 1.2 GHz, 저지 대역폭은 8.3 GHz로 넓은 주파수 대역에서 -30 dB 이하의 저지 대역특성을 나타내었다. 또한 광대역의 저지 대역폭을 유지하면서 신호 평면상에 위치한 신호선이 우수한 신호 전달 특성을 가질 수 있는 전원면/접지면의 위치를 최종적으로 제안하였다.