• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.239-239
• /
• 2011

최근에 감지막의 pH 감지특성을 평가하기 위해 electrolyte insulator semiconductor (EIS) 구조가 유용하게 이용되고 있다. EIS는 CMOS공정과 호환이 가능하고 구조가 간단하며 pH 변화에 반응속도가 빠르다는 장점을 가지고 있다. EIS 구조를 갖는 pH 센서의 동작 메커니즘은 pH 용액의 수소이온이 감지막의 표면에서 표면전위를 변화시키는 것에 기인한다. pH 감지막으로는 높은 유전율과 안정성이 뛰어난 high-k 물질이 많이 연구되고 있다. 그 중 high-k 물질인 ZrO2은 낮은 열전도도, 산성에서 알칼리성 영역까지의 넓은 화학안정성을 가지며 낮은 열 팽창성, 높은 유전상수 등 우수한 특성을 가지고 있다. 본 실험은 SiO2/ZrO2를 적층한 EIS 소자를 제작하여 열처리에 따른 전기적 특성과 pH 감지 특성을 평가해 보았다. EIS 적층막으로 사용된 SiO2는 실리콘과 high-k 감지막 사이의 계면상태를 양호하게 유지시키기 위한 완충막으로 성장되었다. 후속열처리는 rapid thermal annealing (RTA) 시스템을 이용하여 750$^{\circ}C$, 850$^{\circ}C$, 950$^{\circ}C$로 H2/N2 분위기에서 30초 동안 실시하였다. RTA 열처리 온도가 증가할수록 높은 pH 감지특성이 보였으며 hysteresis 현상과 drift 효과와 같은 non ideal 효과에 강한 immunity가 있는 것을 확인하였다. 결론적으로 SiO2/ZrO2 적층구조를 갖는 EIS는 RTA 950$^{\circ}C$ 열처리를 실시하였을 때 우수한 EIS pH 센서를 제작할 수 있을 것으로 기대된다.

• 한국전기전자재료학회논문지
• /
• 제19권9호
• /
• pp.808-812
• /
• 2006

In this dissertation, Ru-Zr metal gate electrode deposited on two kinds of dielectric were formed for MOS capacitor. Sample co-sputtering method was used as a alloy deposition method. Various atomic composition was achieved when metal film was deposited by controlling sputtering power. To study the characteristics of metal gate electrode, C-V(capacitance-voltage) and I-V(current-voltage) measurements were performed. Work function and equivalent oxide thickness were extracted from C-V curves by using NCSU(North Carolina State University) quantum model. After the annealing at various temperature, thermal/chemical stability was verified by measuring the variation of effective oxide thickness and work function. This dissertation verified that Ru-Zr gate electrodes deposited on $SiO_{2}\;and\;ZrO_{2}$ have compatible work functions for NMOS at the specified atomic composition and this metal alloys are thermally stable. Ru-Zr metal gate electrode deposited on $SiO_{2}\;and\;ZrO_{2}$ exhibit low sheet resistance and this values were varied with temperature. Metal alloy deposited on two kinds of dielectric proposed in this dissertation will be used in company with high-k dielectric replacing polysilicon and will lead improvement of CMOS properties.

• 한국방사선학회논문지
• /
• 제5권5호
• /
• pp.283-287
• /
• 2011

본 연구는 고해상도 디지털 X선 영상 검출기 적용을 위해 미세 $Gd_2O_2S$:Tb 형광체 분말을 저온 액상법을 이용하여 합성하였다. 제조된 형광체 분말을 이용하여 입자침전법을 이용하여 형광체 필름을 제작하여 발광특성을 조사하였다. 측정결과, Tb 첨가농도에 따른 상대적인 발광량 측정결과 5 wt%의 첨가농도에서 가장 높은 발광효율을 보였으며, 첨가농도가 증가할수록 소광현상에 의한 발광강도가 급격히 감소하는 경향을 보였다. 또한 270 ${\mu}m$ 두께의 $Gd_2O_2S$:Tb에서 2945 pC/$cm^2$/mR의 발광 강도를 가졌으며, 발광 강도가 거의 포화되는 것을 관찰할 수 있었다. 끝으로 제조된 형광체의 영상획득 성능을 평가하기 위해 상용화된 CMOS 센서를 이용하여 X선 영상을 획득하여 MTF, NPS를 측정하여 DQE 평가를 수행하였다. 측정결과, DQE(0)의 값은 37%로 다소 낮은 값을 보였다. 향후 필름 제조 공정상의 문제점을 해결한다면, DQE를 개선할 수 있을 것으며, 고해상도 의료 방사선 영상 시스템 적용에 유용하게 적용 가능할 것으로 판단된다.

• 한국전자통신학회논문지
• /
• 제18권2호
• /
• pp.285-290
• /
• 2023

압축 회로는 고속 전자 시스템에서 널리 사용되며 곱셈기의 피연산자 수를 감소시키기 위해 사용된다. 본 논문에서 설계한 압축 회로는 m-GDI(: modified Gate-Diffusion Input) 기술을 사용하여 회로의 성능을 향상시켰으며, 4-2, 5-2 및 6-2 압축 회로를 각각 8비트 Dadda 곱셈기 사용하여 성능을 비교하였다. 시뮬레이션 결과, 5-2 압축 회로를 사용한 곱셈기는 4-2 압축 회로와 6-2 압축 회로를 사용한 곱셈기에 비해 전파 지연 시간이 각각 13.99%와 16.26% 감소하였고, PDP(: Power Delay Product)가 각각 4.99%와 28.95% 절감되였다. 하지만 5-2 압축 회로를 사용한 곱셈기는 4-2 압축 회로를 사용한 곱셈기에 비해 소비 전력이 10.46% 증가하였다. 결과적으로 5-2 압축 회로를 사용한 곱셈기가 4-2 및 6-2 압축 회로를 사용한 곱셈기보다 우수한 성능을 갖는 것을 확인하였다. 설계한 회로는 TSMC 65nm CMOS 공정을 사용하여 구현되었으며 SPECTER 시뮬레이션을 통해 그 가능성을 검증하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.247-248
• /
• 2006

Carbon nitride films were evaluated that they had many advantages for miniature micro-humidity-sensors using the standard CMOS technology humidity sensing properties and CV characteristics of the carbon nitride films have been investigated for fabricating one chip HUSFET(Humidity Sensitive Field Effect Transistor) humidity sensors Carbon nitride films were deposited on silicon substrate with meshed electrodes by reactive RF magnetron sputtering system. The capacitor-type humidity sensor revealed good humidity-impedance characteristics with a wide range of relative humidity changes, decreasing $254k{\Omega}$ to $16k{\Omega}$ according to increase of relative humidity between 5% ~ 95% and the films were very stable on the Si wafer. These results reveal that $CN_x$ thin films can be used for Si based or HUSFET structure one chip micro-humidity sensors.

• 한국전기전자재료학회논문지
• /
• 제22권4호
• /
• pp.285-289
• /
• 2009

Small RFID tag antenna were fabricated on Si substrate and their physical and electrical properties were evaluated. With decreasing the size of tag antenna on Si substrate, small SMD-type RFID tags could be fabricated, which is very useful for various applications including PCB tracking. Firstly, electromagnetic properties on tag antenna pattern were simulated with HFSS. The setup frequency was 13.56 MHz of HF-band RFID. The line-width and line-gap were modeled in the range of $50{\sim}200{\mu}m$. S parameters, SRF, and Q value were calculated from the model. When the line-width and line-gap were 100 urn and the loop-turn was 10, the SRF was 80 MHz and the Q value was ca. 9. When the microstrip antenna pattern of aluminum was fabricated by using DC sputtering, Vpp of ca. 1.6 V was obtained when the reader-tag distance was 40 mm.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.188-188
• /
• 2011

Recently, scaling down of ULSI (Ultra Large Scale Integration) circuit of CMOS (Complementary Meta Oxide Semiconductor) based electronic devices, the electronic devices, become much faster and smaller size that are promising property of semiconductor market. However, very narrow interconnect line width has some disadvantages. Deposition of conformal and thin barrier is not easy. And metallization process needs deposition of diffusion barrier and glue layer for EP/ELP deposition. Thus, there is not enough space for copper filling process. In order to get over these negative effects, simple process of copper metallization is important. In this study, Cu-V alloy layer was deposited using of DC/RF magnetron sputter deposition system. Cu-V alloy film was deposited on the plane SiO2/Si bi-layer substrate with smooth surface. Cu-V film's thickness was about 50 nm. Cu-V alloy film deposited at $150^{\circ}C$. XRD, AFM, Hall measurement system, and AES were used to analyze this work. For the barrier formation, annealing temperature was 300, 400, $500^{\circ}C$ (1 hour). Barrier thermal stability was tested by I-V(leakage current) and XRD analysis after 300, 500, $700^{\circ}C$ (12 hour) annealing. With this research, over $500^{\circ}C$ annealed barrier has large leakage current. However vanadium-based diffusion barrier annealed at $400^{\circ}C$ has good thermal stability. Therefore thermal stability of vanadium-based diffusion barrier is desirable for copper interconnection.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.180-183
• /
• 2003

The monolayer of oxygen atoms sandwitched between the adjacent nanocrystalline silicon layers was formed by ultra high vacuum-chemical vapor deposition (UHV-CVD). This multi-layer Si-O structure forms a new type of superlattice, semiconductor-atomic superattice (SAS). According to the experimental results, high-resolution cross-sectional transmission electron microscopy (HRTEM) shows epitaxial system. Also, the current-voltage (I-V) measurement results show the stable and good insulating behavior with high breakdown voltage. It is apparent that the system may form an epitaxially grown insulating layer as possible replacement of silicon-on-insulator (SOI), a scheme investigated as future generation of high efficient and high density CMOS on SOI.

• 한국전기전자재료학회논문지
• /
• 제37권2호
• /
• pp.148-153
• /
• 2024

As complementary metal-oxide semiconductor (CMOS) is scaled down to achieve higher chip density, thin-film layers have been deposited iteratively. The poor film uniformity resulting from deposition or chemical mechanical planarization (CMP) significantly affects chip yield. Therefore, the development of novel fabrication processes to enhance film uniformity is required. In this context, high-pressure deuterium annealing (HPDA) is proposed to reduce the surface roughness resulting from the CMP. The HPDA is carried out in a diluted deuterium atmosphere to achieve cost-effectiveness while maintaining high pressure. To confirm the effectiveness of HPDA, time-of-flight secondary-ion mass spectrometry (ToF-SIMS) and atomic force microscopy (AFM) are employed. It is confirmed that the absorbed deuterium gas facilitates the diffusion of silicon atoms, thereby reducing surface roughness.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.97-100
• /
• 2008

정보화 사회가 진행되어감에 따라 카메라 센서, 디지털 카메라, 휴대폰, 영상 관련디지털 기기들이 증가하고 이로 인하여 영상정보 서비스 기술의 중요성이 크게 부각되었다. 특히 멀티미디어 응용서비스 기술에서는 영상 정보가 필수적인데, 그 영상 정보의 양이 너무 방대하여 압축 부호화를 하여 사용되고 있다. 본 논문에서는 정지영상압축 방법 중 JPEG표준에서 제시한 4가지 동작 모드 중 베이스라인을 기반으로 하는 JPEG압축 알고리즘을 연구하여 CMOS 이미지 센서에서 영상을 전송받으면 8*8 블록 단위로 변환 후 DCT 및 양자화 과정을 거쳐 지그재그 스캔을 한 후 허프만 코드를 사용하여 압축 부호화 시키는 JPEG 베이스라인 인코더를 VHDL언어로 설계하였다.