• Proceedings of the Korea Information Processing Society Conference
• /
• 2014.04a
• /
• pp.807-810
• /
• 2014

로봇 시스템의 제어 및 이를 이용한 환경 인식에는 많은 전자 광학 소자들이 사용되고 있다. 로봇 제어회로에 사용되고 있는 Si CMOS 공정의 CPU, ASIC, FPGA 소자는 고 선량의 감마선에 취약하다. 환경정보 수집용으로 로봇에 탑재되는 CMOS/CCD 카메라의 관측영상에는 고선량 감마선으로 인한 speckle (백색잡음, white noise) 들이 나타나며, 이들이 카메라의 관측성능을 저하시킨다. 후쿠시마 원자력발전소 사고와 같이 원자력시설에서 제어불능의 심각한 사고가 발생되면 고선량 감마선이 방출된다. 이러한 고선량 감마선방출은 사람에 의한 사고수습을 불가능하게 하며, 사고 수습을 위해서는 로봇의 활용이 불가피하다. 그러나, 방출되는 고선량 감마선의 세기(선량율)가 지나치게 높을 경우, 로봇 전자회로가 장애를 일으키기 때문에 로봇의 적절한 임무수행이 가능한 감마선 세기에 대한 고려가 필요하다. 본 논문에서는 고선량 감마선 환경하에서의 로봇 탑재 CCD/CMOS 카메라의 관측 성능을 고려하여 100 Gy/h 를 감마선 선량율 제한조건으로 설정한다. 그리고, 재 가동 승인심사를 받기 위해 일본의 원전 운영자들이 제시한 PWR (가압경수로) 원전의 중대사고 대책 적합성 평가문서에 나타난 노심용융개시 시점의 원자로 격납건물내 감마선 선량율 추이 계산결과를 활용하여 로봇의 대응시간을 계산하였다. 문서 (PDF) 에 표현된 감마선 선량율 추이 그래프를 영상 판독하여, 격납건물내 감마선 선량율이 100 Gy/h 제한조건에 도달하는 시간을 계산하였다. 이를 로봇의 대응시간으로 설정한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.3
• /
• pp.60-68
• /
• 2008

This work describes a re-configurable 10MS/s to 100MS/s, low-power 10b two-step pipeline ADC operating at a power supply from 0.5V to 1.2V. MOS transistors with a low-threshold voltage are employed partially in the input sampling switches and differential pair of the SHA and MDAC for a proper signal swing margin at a 0.5V supply. The integrated adjustable current reference optimizes the static and dynamic performance of amplifiers at 10b accuracy with a wide range of supply voltages. A signal-isolated layout improves the capacitor mismatch of the MDAC while a switched-bias power-reduction technique reduces the power dissipation of comparators in the flash ADCs. The prototype ADC in a 0.13um CMOS process demonstrates the measured DNL and INL within 0.35LSB and 0.49LSB. The ADC with an active die area of $0.98mm^2$ shows a maximum SNDR and SFDR of 56.0dB and 69.6dB, respectively, and a power consumption of 19.2mW at a nominal condition of 0.8V and 60MS/s.

• Journal of the Microelectronics and Packaging Society
• /
• v.13 no.4
• /
• pp.27-36
• /
• 2006

We fabricated thermally evaporated 10 nm-Ni/(poly)Si, 10 nm-Ni/l nm-Ir/(poly)Si and 10 nm-Ni/l nm-Pt/(poly)Si films to investigate the thermal stability of nickel monosilicides at the elevated temperatures by rapid annealing them at the temperatures of $300{\sim}1200^{\circ}C$ for 40 seconds. Silicides of 50 nm-thick were formed on top of both the single crystal silicon actives and the polycrystalline silicon gates. A four-point tester was used to examine sheet resistance. A scanning electron microscope and field ion beam were employed for thickness and microstructure evolution characterization. An X-ray diffractometer and an Auger depth profiler were used for phase and composition analysis, respectively. Nickel silicides with platinum have no effect on widening the NiSi stabilization temperature region. Nickel silicides with iridium farmed on single crystal silicon showed a low resistance up to $1200^{\circ}C$ while the ones formed on polycrystalline silicon substrate showed low resistance up to $850^{\circ}C$. The grain boundary diffusion and agglomeration of silicides lowered the NiSi stable temperature with polycrystalline silicon substrates. Our result implies that our newly proposed Ir added NiSi process may widen the thermal process window for nano CMOS process.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.193-198
• /
• 2007

The NiSi is very promising candidate for the metallization in 60nm CMOS process such as FUSI(fully silicided) gate and source/drain contact because it exhibits non-size dependent resistance, low silicon consumption and mid-gap workfunction. Ni film was first deposited by using ALD (atomic layer deposition) technique with Bis-Ni precursor and $H_2$ reactant gas at $220^{\circ}C$ with deposition rate of $1.25{\AA}/cycle$. The as-deposited Ni film exhibited a sheet resistance of $5{\Omega}/{\square}$. RTP (repaid thermal process) was then performed by varying temperature from $400^{\circ}C$ to $900^{\circ}C$ in $N_2$ ambient for the formation of NiSi. The process window temperature for the formation of low-resistance NiSi was estimated from $600^{\circ}C$ to $800^{\circ}C$ and from $700^{\circ}C$ to $800^{\circ}C$ with and without Ti capping layer. The respective sheet resistance of the films was changed to $2.5{\Omega}/{\square}$ and $3{\Omega}/{\square}$ after silicidation. This is because Ti capping layer increases reaction between Ni and Si and suppresses the oxidation and impurity incorporation into Ni film during silicidation process. The NiSi films were treated by additional thermal stress in a resistively heated furnace for test of thermal stability, showing that the film heat-treated at $800^{\circ}C$ was more stable than that at $700^{\circ}C$ due to better crystallinity.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.152-153
• /
• 2012

Ion sensitive field effect transistor (ISFET)는 전해질 속 각종 이온농도를 측정하는 반도체 이온 센서이다. 이 소자의 기본 구조는 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며 게이트 컨택 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다 [1]. ISFET는 기존의 반도체 CMOS 공정과 호환이 가능하고 제작이 용이할 뿐만 아니라, pH용액에 대한 빠른 반응 속도, 비표지 방식의 생체물질 감지능력, 낮은 단가 및 소자의 집적이 용이하다는 장점을 가지고 있다. ISFET pH센서의 감지특성에 결정하는 요소 중 가장 중요한 것은 소자의 감지막이라고 할 수 있다. 감지막은 감지 대상 물질과 물리적으로 직접 접촉되는 부분으로서 일반적으로 기계적/화학적 강도가 우수한 실리콘 산화막(SiO2)이 많이 사용되어져 왔다. 최근에는 기존의 SiO2 보다 성능이 향상된 감지막을 개발하기 위하여 Al2O3, HfO2, ZrO2, 그리고 Ta2O5와 같은 고유전 상수(high-k)를 가지는 물질들을 EIS 센서의 감지막으로 이용하는 연구가 활발하게 진행되고 있다. 하지만 지속적인 high-k 물질들에 대한 연구에도 불구하고 각각의 물질이 갖는 한계점이 드러났다. 본 연구에서는 SOI기판에서 SiO2 /HfO2 (OH), SiO2/Al2O3 (OA) 이단 적층 그리고 SiO2/HfO2/Al2O3 (OHA) 삼단적층 감지막을 갖는 ISFET을 제작하고 각 감지막의 특성을 평가하였다. 평가된 특성의 결과가 아래의 표1에 요약되었다. 그 결과, 각 high-k 물질이 갖는 한계점을 극복하기 위하여 제안된 OHA감지막은 기존에 OH, OA가 갖는 장점을 취하면서 단점을 최소화 시키는 최적화된 감지막의 감지특성을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.234-234
• /
• 2010

최근 CMOS 소자 크기가 축소됨에 따라 소스와 드레인 영역에서의 접촉저항을 줄이기 위하여, 실리사이드 공정이 많이 연구되고 있다. 실리사이드 물질로서 NiSi는 낮은 저항률과 낮은 실리콘 소모, 낮은 공정온도, 등의 장점을 가지고 있다. 그러나, 실리사이드 형성으로 인한 나노소자의 소오스/드레인에서정션(junction) 누설전류의 증가는 큰 문제가 되므로 실리콘과 실리사이드 계면의 특성이 중요하다. 본 연구에서는 니켈을 이용한 실리사이드 형성시 계면 활성제인 에틸 요오드를 이용하여 실험을 진행하였다. 금속 유기 전구체인 MABONi을 사용하여 ALD 방식으로 증착 한 니켈 박막과 니켈 핵 형성시 계면활성제인 에틸요오드의 처리 방법에 따른 Ni-silicide 박막의 특성을 비교, 분석하였다. 먼저 자연산화막을 건식식각으로 제거한 뒤, 첫 번째 샘플에서는 10회의 주기로 초기 니켈을 증착한 뒤, 에틸요오드로 니켈의 표면 위를 처리하고, 다시 200회의 주기로 니켈을 증착하였으며, 두 번째는 첫 번째 방식에서 에틸요오드 주입 시 동시에 수소도 함께 주입하였다. 세 번째는 비교를 위해 에틸요오드 처리를 하지 않고 니켈 박막만을 증착 하였다. 이어서, 각 샘플을 급속 열처리 장비에서 $400^{\circ}C$부터 $900^{\circ}C$까지 각각 30sec간 열처리를 진행후, 반응하지 않은 잔여 니켈을 제거한 후, XRD(x-ray diffraction), AES(auger), 그리고 4-point probe 등을 이용하여 형성된 실리사이드의 특성을 분석하였다. 에틸요오드와 함께 수소를 주입한 경우 계면에서의 산소 불순물과 카본 성분이 효과적으로 제거되어 $400^{\circ}C$에서 $2.9{\Omega}/{\Box}$ 의 낮은 면저항을 가지는 NiSi가 형성되었고 모든 온도구간에서 다른 샘플에 비하여 가장 낮은 면저항 분포를 보였다. 이는 분해 흡착된 요오드에 의한 계면 특성 향상과 카본 성분이 포함된 잔여물들이 수소처리에 의해 효율적으로 제거되어 실리사이드의 특성이 향상되었기 때문이다. 계면활성제를 사용하지 않은 경우에는 $500^{\circ}C$에서 NiSi가 형성되었다. 반면에 에틸요오드로만 표면을 처리한 경우에는 니켈과 실리콘 계면에서의 카본 성분에 의하여 silicidation 이 충분히 일어나지 않았다. 이러한 결과는 향후 45nm 이하의 CMOS 공정상에서 소스와 드레인의 낮은 누설전류를 가지고, 접촉저항을 줄이기 위한 니켈 실리사이드 형성에 큰 도움을 줄 것으로 기대된다.

• Proceedings of the IEEK Conference
• /
• 2004.06b
• /
• pp.391-394
• /
• 2004

In this study, highly thermal stable Ni Germanosilicide has been utilized using NiPt alloy and novel NiPt/Co/TiN tri-layer. And, the Ni Germanosilicide Properties were characterized according to different Ge ratio (x) in $Si_{l-x}Ge_x$ for the next generation CMOS application. The sheet resistance of Ni Germanosilicide utilizing pure-Ni increased dramatically after the post-silicidation annealing at $600^{\circ}C$ for 30 min. Moreover, more degradation was found as the Ge fraction increases. However, using the proposed NiPt/Co/TiN tri-layer, low temperature silicidation and wide range of RTP process window were achieved as well as the improvement of the thermal stability according to different Ge fractions by the subsequent Co and TiN capping layer above NiPt on the $Si_{l-x}Ge_x$. Therefore, highly thermal immune Ni Germanosilicide up to $600^{\circ}C$ for 30 min is utilized using the NiPt/Co/TiN tri-layer promising for future SiGe based ULSI technology.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.04b
• /
• pp.55-56
• /
• 2009

Small RFID tag antenna were fabricated on Si substrate and their physical and electrical properties were evaluated. With decreasing the size of tag antenna on Si substrate, small SMD-type RFID tags could be fabricated, which is very useful for PCB tracking. Firstly, tag antenna pattern and the electromagnetic properties were simulated with HFSS. The frequency was 13.56MHz, the line-width and line-gap were modeled in the range of $50{\sim}200{\mu}m$. S parameters, SRF, and Q value were calculated from geometry. When the line-width and line-gap were 100um and the loop-turn was 10, the SRF was 80MHZ and the Q value was ca. 9. When the microstrip antenna pattern of aluminum was fabricated by using DC sputtering, Vpp of ca. 1.6V was obtained when the reader-tag distance was 40mm.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.307-307
• /
• 2014

정보화 시대로 접어들면서 동일한 공간에 더 많은 정보를 저장할 수 있고, 보다 빠른 동작이 가능한 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 하지만, 최근 비휘발성 메모리 소자 관련 연구보고에 따르면, 메모리 소자의 소형화 및 직접화 측면에서, 전하 저장을 기반으로 하는 기존의 Floating-Gate(FG) Flash 메모리는 20 nm 이하 공정에서 한계가 예측 되고 있다. 따라서, 이러한 FG Flash 메모리의 한계를 해결하기 위해, 기존에 FET 기반의 FG Flash 구조와 같은 3 terminal이 아닌, Diode와 같은 2 terminal로 동작이 가능한 ReRAM, PRAM, STT-MRAM, PoRAM 등 저항변화를 기반으로 하는 다양한 종류의 차세대 메모리 소자가 연구되고 있다. 그 중, 저항 변화 메모리(ReRAM)는 CMOS 공정 호환성, 3D 직접도, 낮은 소비전력과 빠른 동작 속도 등의 우수한 동작 특성을 가져 차세대 비휘발성 메모리로 주목을 받고 있다. 또한, 상하부 전극의 2 terminal 만으로 소자 구동이 가능하기 때문에 Passive Crossbar-Array(CBA)로 적용하여 플래시 메모리를 대체할 수 있는 유력한 차세대 메모리 소자이다. 하지만, 이를 현실화하기 위해서는 Passive CBA 구조에서 발생할 수 있는 Read Disturb 현상, 즉 Word-Line과 Bit-Line을 통해 선택된 소자를 제외하고 주변의 다른 소자를 통해 흐르는 Sneak Leakage Current(SLC)를 차단하여 소자의 메모리 State를 정확히 sensing하기 위한 연구가 선행 되어야 한다. 따라서, 현재 이러한 이슈를 해결하기 위해서, 많은 연구 그룹에서 Diodes, Threshold Switches와 같은 ReRAM에 Selector 소자를 추가하는 방법, 또는 Self-Rectifying 특성 및 CRS 특성을 보이는 ReRAM 구조를 제안 하여 SLC를 차단하고자 하는 연구가 시도 되고 있지만, 아직까지 기초연구 단계로서 아이디어에 대한 가능성 정도만 보고되고 있는 현실 이다. 이에 본 논문은 Passive CBA구조에서 발생하는 SLC를 해결하기 위한 새로운 아이디어로써, 본 연구 그룹에서 선행 연구로 확보된 안정적인 저항변화 물질인 SiN를 정류 특성을 가지는 n-Si/Ti 기반의 Schottky Diode와 결합함으로써 기존의 CBA 메모리의 Read 동작에서 발생하는 SLC를 차단 할 수 있는 1SD-1R 구조의 메모리 구조를 제작 하였으며, 본 연구 결과 기존에 문제가 되었던 SLC를 차단 할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.348-348
• /
• 2012

CTF 메모리 소자는 높은 집적도와 낮은 구동전압과 CMOS 공정을 그대로 사용할 수 있고 비례 축소가 용이하다는 장점을 가지기 때문에 많은 연구가 진행되고 있다. CTF 메모리의 게이트 크기가 30 nm 이하로 작아짐에 따라 메모리 셀 간의 간섭이 매우 크게 증가하는 문제점이 있다. 이 문제점을 해결하기 위해 낸드 플래쉬 메모리 소자에서 셀 간 간섭 현상에 대한 많은 연구가 진행되고 있다. 본 연구에서는 $TaN-Al_2O_3-SiN-SiO_2-Si$ (TANOS) 플래쉬 메모리 소자에서 recess field의 모양에 따른 전기적 특성을 시뮬레이션 하였다. Recess field는 각 전하 트랩 층의 word 라인 방향에 존재하며 셀 간 간섭 효과를 줄이고 메모리 소자의 coupling ratio를 증가시키는 효과를 가지고 있다. TANOS 메모리 소자의 게이트 크기를 25 nm 에서 40 nm 로 변화하면서 round 타입의 recess field와 angular 타입의 recess field 에 대한 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 이용하여 시뮬레이션 하였다. Recess field를 가지지 않은 TANOS 메모리의 셀 간 간섭 효과는 게이트의 크기가 40 nm에서 25 nm 줄어들 때 많이 증가한다. 시뮬레이션된 결과에서 recess field의 모양에 상관없이 깊이가 늘어남에 따라 셀 간 간섭효과가 감소하였다. Recess field 의 깊이가 커짐에 따라 surrounding area가 늘어나 coupling ratio 가 증가하였다. Recess field 의 깊이가 증가함에 따라 프로그램 동작 시 트랩 층에 트랩 되는 전하의 수가 증가하고 recess field가 Si 기판의 표면에 가까이 위치할수록 coupling ratio, 드레인 전류 및 동작속도가 증가하였다. Recess field의 모양에 달리 하였을 때는 round 타입의 recess field를 가진 플래쉬 메모리 디바이스가 angular 타입의 recess field를 가진 소자와 비교하여 채널 표면의 잉여 전계가 감소하여 subthreshold leakage current 감소하였다. 본 연구의 시뮬레이션 결과는 수십 나노 스케일의 CTF 낸드 플래쉬 메모리 전기적 특성을 이해하는데 도움을 줄 것이다.