• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.162-162
• /
• 1999

초고주파 집적회로의 핵심소자로 각광을 받고 있는 GaAs MESFET(MEtal-emiconductor)은 게이트 형성 공정이 가장 중요하며, WNx 내화금속을 이용한 planar 게이트 구조의 경우 임계전압(Vth:threshold voltage)의 균일도가 우수할 뿐만 아니라 특히 Side-wall을 이용한 self-align 게이트는 소오스 저항을 줄일 수 있어 고성능의 소자 제작을 가능하게 한다.(1) 본 연구의 핵심이 되는 Side-wall을 형성하기 위하여 PECVD법에 의한 SiOx 박막을 증착하고, 건식식각법을 이용하여 SiOx side-wall을 형성하였다. 이 공정을 이용하여 소오스 저항이 낮고 임계전압의 균일도가 우수한 고성능의 self-aligned gate MESFET을 제작하였다. 3inch GaAs 기판상에 이온주입법에 의한 채널 형성, d.c. 스퍼터링법에 의한 WNx 증착, PECVD법에 의한 SiOx 증착, MERIE(Magnetic Enhanced Reactive Ion Etcing)에 의한 Side-wall 형성, LDD(Lightly Doped Drain)와 N+ 이온주입, 그리고 RTA(Rapid Thermal Annealing)를 사용하여 활성화 공정을 수행하였다. 채널은 40keV, 4312/cm2로, LDD는 50keV, 8e12/cm2로 이온주입하였고, 4000A의 SiOx를 증착한 후 2500A의 Side-wall을 형성하였다. 옴익 접촉은 AuGe/Ni/Au 합금을 이용하였고, 소자의 최종 Passivation은 SiNx 박막을 이용하였다. 제작된 소자의 전기적 특성은 hp4145B parameter analyzer를 이용한 전압-전류 측정을 통하여 평가하였다. Side-wall 형성은 0.3$\mu\textrm{m}$ 이상의 패턴크기에서 수직으로 잘 형성되었고, 본 연궁에서는 게이트 길이가 0.5$\mu\textrm{m}$인 MESFET을 제작하였다. d.c. 특성 측정 결과 Vds=2.0V에서 임계전압은 -0.78V, 트랜스컨덕턴스는 354mS/mm, 그리고 포화전류는 171mA/mm로 평가되었다. 특히 본 연구에서 개발된 트랜지스터의 게이트 전압 변화에 따른 균일한 트랜스 컨덕턴스의 특성은 RF 소자로 사용할 때 마이크로 웨이브의 왜곡특성을 없애주기 때문에 균일한 신호의 전달을 가능하게 한다. 0.5$\mu\textrm{m}$$\times$100$\mu\textrm{m}$ 게이트 MESFET을 이용한 S-parameter 측정과 Curve fitting 으로부터 차단주파수 fT는 40GHz 이상으로 평가되었고, 특히 균일한 트랜스컨덕턴스의 경향과 함께 차단주파수 역시 게이트 바이어스, 즉 소오스-드레스인 전류의 변화에 따라 균일한 값을 보였다. 본 연구에서 개발된 Side-wall 공정은 게이트 길이가 0.3$\mu\textrm{m}$까지 작은 경우에도 사용가능하며, WNx self-align gate MEESFET은 낮은 소오스저항, 균일한 임계전압 특성, 그리고 높고 균일한 트랜스 컨덕턴스 특성으로 HHP(Hend-Held Phone) 및 PCS(Personal communication System)와 같은 이동 통신용 단말기의 MMICs(Monolithic Microwave Integrates Circuits)의 제작에 활용될 것으로 기대된다.

• 한국진공학회지
• /
• 제20권5호
• /
• pp.381-386
• /
• 2011

실리콘(silicon) 기판위에 전기화학증착법(electrochemical deposition)을 이용하여 성장된 ZnO (zinc oxide) 나노로드 표면에 $SiO_2$ (silicon dioxide)를 전자빔증발법(e-beam evaporation)을 이용하여 증착하였으며, 이는 자연적으로 경사입사(oblique angle) 증착이 이루어져 $SiO_2$ 나노로드가 자발 형성되어, ZnO/$SiO_2$ 가지형 나노계층구조형태가 제작될 수 있음을 확인하였다. 실험을 위해서 $SiO_2$ 증착률을 0.5 nm/s로 고정하고 $SiO_2$ 증착시간을 변화시켰으며, 각각 나노구조의 형태와 광학적 특성을 분석하였다. 실리콘 기판위에 전기화학증착법으로 성장된 ZnO 나노로드는 수직으로 정렬된 1차원의 나노구조의 기하학적 형태를 갖고 있어, 입사되는 빛의 파장이 300 nm에서 535 nm인 영역에서 10% 미만의 반사방지(antireflection) 특성을 보였으며, $SiO_2$ 증착시간이 100 s일 때의 ZnO/$SiO_2$ 가지형 나노계층구조에서는 점차적 변화를 갖는 유효 굴절률 분포로 인해 개선된 반사 방지 특성을 확인하였다. 이러한 반사방지 특성과 branch 계층형태의 나노구조형태는 광전소자 및 태양광 소자 응용에 있어서 유용한 소재로 사용될 수 있다.

• 한국산학기술학회논문지
• /
• 제19권1호
• /
• pp.699-704
• /
• 2018

일차원 나노구조물은 양자 갇힘 효과 및 나노와이어가 갖는 체적 대비 높은 표면적 비에 기인하는 독특한 전기적, 광학적, 광전기적, 전기화학적 특성으로 인하여 많은 주목을 받아왔다. 특히 수직으로 성장된 나노와이어는 체적 대비 높은 표면적 비의 특성을 나타낸다. VLS(Vapor-Liquid-Soild) 공정은 나노구조물의 성장 과정에서 자기정렬 효과 때문에 더욱 주목을 받는다. 본 연구에서는 두 영역 열화학 기상증착법을 이용하여 Si\$SiO_2$(300 nm)\Pt 기판 위에 수직으로 정렬된 실리콘 옥사이드 나노기둥을 VLS 공정으로 성장시켰다. 성장된 실리콘 옥사이드 나노기둥의 형상과 결정학적 특성을 주사전자현미경 및 투과전자현미경으로 분석하였다. 그 결과 성장된 실리콘 옥사이드 나노기둥의 지름과 길이는 촉매 박막의 두께에 따라 변하였다. 실리콘 옥사이드 나노 기둥의 몸체는 비정질 상을 나타내었으며, Si과 O로 구성되어 있었다. 또한 성장된 실리콘 옥사이드 나노 기둥의 머리는 결정성을 나타내었으며, Si, O, Pt 및 Ti으로 구성되어 있었다. 실리콘 옥사이드 나노 기둥의 수직 정렬은 촉매물질인 Pt/Ti 합금의 결정성 정렬 선호에 기인하는 것으로 판단되며, 수직 성장된 실리콘 옥사이드 나노기둥은 기능성 나노소재로 활용이 가능할 것으로 기대된다.

• 한국광학회지
• /
• 제8권6호
• /
• pp.510-515
• /
• 1997

광모듈에서는 반도체소자와 광섬유간의 복잡한 정렬에 필요한 패키지비용이 제조단가의 많은 비중을 차지하고 있어 수동정렬방식으로 광정렬절차를 제거하여 패키지비용을 절감하는데 대한 많은 연구가 행해지고 있다. 본 연구에서는 단일 모드 광섬유와 레이저 및 광검출기를 수동적으로 광결합시킬 수 있는 실리콘 광학벤치를 제작하고 이를 사용하여 광송수신기용의 광부모듈을 제작하였다. 기판의 구조에 있어서 V-홈에 정렬된 광섬유와 플립칩 본딩되는 LD간의 위치 정밀도를 개선하기 위하여 V-홈 식각패턴과 자기정렬된 정렬마크와 솔더댐을 사용하고 레이저의 높이조절 및 열방출을 위하여 도금된 금 받침대를 도입하였다. 실리콘 광학벤치를 이용하여 수동정렬방식으로 조립된 송신기용 광부모듈은 평균 -11.75.+-.1,75 dB의 광결합효율을 나타내었고 수신기용 광부모듈은 평균 -35.0.+-.1.5 dBm의 수신감도를 나타내었다.

• 전자공학회논문지SC
• /
• 제48권2호
• /
• pp.28-34
• /
• 2011

이전 보고에서 우리는 오직 포토리소그래피(photolithography) 공정만을 이용하여 단일벽 탄소 나노튜브 (single-walled carbon nanotube; SWCNT)를 산화막 (silicon-dioxide; $SiO_2$)이 형성된 실리콘 (silicon; Si) 기판위에 선택적으로 흡착시키는 공정 방법에 대해 조사했었다. 본 논문에서, 우리는 위에서 설명한 기법을 이용하여 단일벽 탄소 나노튜브 채널을 가진 전계효과 트랜지스터 (field emission transistor; FET)를 제작하였다. 또한, 제작된 단일벽 탄소 나노튜브 기반 전계효과 트랜지스터 소자의 게이트 전압에 따른 전류 전압특성이 조사되었다. 이 전계효과 트랜지스터는 센서로서 작동될 수 있다. 포토리소그래피 공정에 의해 열산화막이 형성된 실리콘 기판 표면위에 단일벽 탄소 나노튜브가 흡착될 부분(채널부분)의 포토레지스트가 노출되도록 포토레지스트 패턴이 형성된다. 이 포토레지스트 패턴이 형성된 기판은 단일벽 탄소 나노튜브가 분산된 다이클로로벤젠 (dichlorobenzene; DCB) 용액 속에 담가진다. 남아 있는 포토레지스트 패턴이 아세톤에 의해 제거 되면, 결과적으로 채널부분 (소오스와 드레인 전극사이) 에 선택적으로 단일벽 탄소 나노튜브 채널이 형성된다. 이 간단한 가기 조립 기술이 이용됨으로써 우리는 단일벽 탄소 나노튜브 채널을 가진 4개의 전계효과 트랜지스터 어레이를 성공적으로 제작하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.283-287
• /
• 2017

Recently, Ni-InGaAs has been required for high-performance III-V MOSFETs as a promising self-aligned material for doped source/drain region. As downscaling of device proceeds, reduction of contact resistance ($R_c$) between Ni-InGaAs and n-InGaAs has become a challenge for higher performance of MOSFETs. In this paper, we compared three types of sample, vacuum, 2% $H_2$ and 4% $H_2$ annealing condition in rapid thermal annealing (RTA) step, to verify the reduction of $R_c$ at Ni-InGaAs/n-InGaAs interface. Current-voltage (I-V) characteristic of metal-semiconductor contact indicated the lowest $R_c$ in 4% $H_2$ sample, that is, higher current for 4% $H_2$ sample than other samples. The result of this work could be useful for performance improvement of InGaAs n-MOSFETs.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.572-578
• /
• 2014

In order to overcome small current drivability of a tunneling field-effect transistor (TFET), a TFET using Schottky barrier (SBTFET) is proposed. The proposed device has a metal source region unlike the conventional TFET. In addition, dopant segregation technology between the source and channel region is applied to reduce tunneling resistance. For TFET fabrication, spacer technique is adopted to enable self-aligned process because the SBTFET consists of source and drain with different types. Also the control device which has a doped source region is made to compare the electrical characteristics with those of the SBTFET. From the measured results, the SBTFET shows better on/off switching property than the control device. The observed drive current is larger than those of the previously reported TFET. Also, short-channel effects (SCEs) are investigated through the comparison of electrical characteristics between the long- and short-channel SBTFET.

• 한국세라믹학회지
• /
• 제52권4호
• /
• pp.279-283
• /
• 2015

Ni (100 nm thick) was deposited onto synthesized diamonds to fabricate etched diamonds. Next, those diamonds were annealed at varying temperatures ($400{\sim}1200^{\circ}C$) for 30 minutes and then immersed in 30 wt% $HNO_3$ to remove the Ni layers. The etched properties of the diamonds were examined with FE-SEM, micro-Raman, and VSM. The FE-SEM results showed that the Ni agglomerated at a low annealing temperature (${\sim}400^{\circ}C$), and self-aligned hemisphere dots formed at an annealing temperature of $800^{\circ}C$. Those dots became smaller with a bimodal distribution as the annealing temperature increased. After stripping the Ni layers, etch pits and trigons formed with annealing temperatures above $400^{\circ}C$ on the surface of the diamonds. However, surface graphite layers existed above $1000^{\circ}C$. The B-H loop results showed that the coercivity of the samples increased to 320 Oe (from 37 Oe) when the annealing temperature increased to $600^{\circ}C$ and then, decreased to 150 Oe with elevated annealing temperatures. This result indicates that the coercivity was affected by magnetic domain pinning at temperatures below $600^{\circ}C$ and single domain behavior at elevated temperatures above $800^{\circ}C$ consistent with the microstructure results. Thus, the results of this study show that the surface of diamonds can be etched.

• 한국재료학회지
• /
• 제17권1호
• /
• pp.6-10
• /
• 2007

In the present study, we investigated the formation of self-organized nanostructure oxide layers on CP Ti and Ti-10Ta-10Nb alloy in an electrolyte of 1M phosphoric acid and 1.5 wt% Hydrofluoric acid. The morphology of oxide film on substrate was observed using scanning electron microscopy and transmission electron microscopy The surface roughness of titanium oxide film was analyzed by atomic force microscopy and the crystalline of specimen was investigated using X-ray diffractometer. The results of this study showed that well-aligned titanium oxide nanotubes are formed with diameter of approx. 100nm and length of approx. 500nm with CP Ti. However, it is clear that TiTaNb alloy highly irregular structure with various diameters. Transmission electron microscope investigations show that the specimens were confirmed as amorphous. Such titanium oxide nanotubes are expected a well-adhered bioacitive surface layer on titanium substrate for orthopedics and dental implants.

• 한국전기전자재료학회논문지
• /
• 제31권3호
• /
• pp.141-145
• /
• 2018

Ni-InGaAs shows promise as a self-aligned S/D (source/drain) alloy for n-InGaAs MOSFETs (metal-oxide-semiconductor field-effect transistors). However, limited thermal stability and instability of the microstructural morphology of Ni-InGaAs could limit the device performance. The in situ deposition of a Pd interlayer beneath the Ni layer was proposed as a strategy to improve the thermal stability of Ni-InGaAs. The Ni-InGaAs alloy layer prepared with the Pd interlayer showed better surface roughness and thermal stability after furnace annealing at $570^{\circ}C$ for 30 min, while the Ni-InGaAs without the Pd interlayer showed degradation above $500^{\circ}C$. The Pd/Ni/TiN structure offers a promising route to thermally immune Ni-InGaAs with applications in future n-InGaAs MOSFET technologies.