• 한국정보처리학회논문지
• /
• 제4권1호
• /
• pp.298-310
• /
• 1997

스캔 환경에 바탕을 둔 대부분의 경로 지연고장 시뮬레이터들은 개선된 스캔 플 립플롭을 사용하며 일반적인 논리 게이트를 대상으로만 동작한다. 본 연구에서는 새 로운 논리값을 사용한 새로운 경로 지연고장 시뮬레이션 알고리즘을 고안하여 이의 적용범위를 CMOS 소자를 포함하는 대규모 집적회로로 확장하였다. 제안된 알고리즘에 기초하여 표준 스캔 환경 하에서 동작하는 고속 지연고장 시뮬레이터를 개발하였다. 실험결과는 새 시뮬레이터가 효율적이며 정확함을 보여준다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2008년도 춘계학술대회 논문집
• /
• pp.969-970
• /
• 2008

• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3226-3235
• /
• 2000

반도체 집적 회로가 점점 복잡해지고 고속화되면서 반도체 집적 회로의 동작에 대한 검사 뿐 아니라, 회로가 원하는 시간 내에 동작함을 보장하는 지연 고장 검사의 중요성이 점점 커지고 있다. 본 논문에서는 경로 지연 고장에 대한 효율적인 테스트 입력 생성을 위하여 새로운 부분 확장 주사 방법을 제안한다. 본 논문에서는 유추와 할당을 적용한 테스트 입력 자동 생성기를 기반으로 하여 새로운 부분 주사 방법을 구현하였다. 우선적으로 표준 주사환경에서 테스트 입력을 생성한 후에 테스트 입력이 제대로 생성되지 않은 주사 사슬에 대하여 테스트 입력 생성기를 수행하는 동안의 정보를 이용하여 확장 주사 플립플롭이 적용될 플립플롭을 결정하였다. 확장 주사 플립플롭을 결정하는 기준으로서는 고장 검출율과 하드웨어 오버헤드를 사용하였다. 순차 회로인 ISCAS 89 벤치 마크 회로를 이용하여 실험을 수행하였으며, 실험을 통하여 표준 주사와 확장 주사 환경, 부분 확장 주사 환경에서 고장 검출율을 비교, 확인하였다. 그리고 새로운 알고리즘이 적용된 부분 확장 주사 방법에서 높은 고장 검출율을 확인함으로써 효율성을 입증하였다.

• 한국감성과학회:학술대회논문집
• /
• 한국감성과학회 2004년도 추계학술대회 논문집
• /
• pp.13-13
• /
• 2004

• 한국산학기술학회논문지
• /
• 제20권8호
• /
• pp.1-7
• /
• 2019

최근 3D 이미지 스캔(image scan) 작업을 통해 획득한 3D 포인트 클라우드(point cloud)를 활용하는 사례가 점차 많아지고 있다. 특히, 도시나 건물 차원의 실내/실외, 기계 플랜트 등 3D 공간정보 콘텐츠를 활용한 서비스 개발 필요성이 증가하면서, 3D 이미지 스캔 기술의 수요가 급격히 늘고 있다. 기존의 3D 이미지 스캔 방법을 사용하는 경우, 이미지 스캔 작업은 노동집약적인 수작업으로 진행되는 것이 일반적이다. 따라서, 사용자가 복잡한 설비로 이루어진 공간을 스캐닝 할 때나, 사용자가 내부로 진입하기 어려운 좁은 공간을 스캐닝하기에는 어려움이 있으며, 결과적으로 그림자 영역 문제로 인한 품질 저하 문제를 발생시킨다. 본 연구는 사람이 진입하기 어려운 영역에 스캐너가 장착된 로버를 활용해 이미지 스캔을 하는 방법을 제안한다. 스캔 경로를 정확히 제어하기 위해, 로버 이동 규칙 정의 기반 3D 이미지 원격 스캔 자동화 방법을 기술한다. 이 방법을 통해, 사용자는 로버의 스캔 경로를 규칙 기반으로 정의함으로써 3D 스캔 계획을 자동화할 수 있다.

• 한국정밀공학회지
• /
• 제21권2호
• /
• pp.186-194
• /
• 2004

Micro-stereolithography is a newly proposed technology as a means that can fabricate a 3D micro-structure of free form. It makes a 3D micro-structure by dividing the shape into many slices of relevant thickness along horizontal surfaces, hardening each layer of slice with a focused laser beam, and stacking them up to a desired shape. In this technology, differently from the conventional stereolithography, scale effect is dominant. To realize micro-stereolithography technology, we developed the micro-stereolithography apparatus which is composed of an Ar+ laser, x-y-z stages. controllers. optical devices and scan path generation software. Related processes were developed, too. Using the system, a number of micro-structures were successfully fabricated. Some of these samples are shown for prove this system. Laser scan path generation algorithm and software considering photopolymer solidification phenomena as well as given 3D model were developed. Sample fabrication of developed software shows relatively high dimensional accuracy compared to the uncompensated result.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제49권11호
• /
• pp.637-642
• /
• 2000

IEEE 1149.1 boundary scan architecture is used as a standard in board-level system testing. The simplicity of this architecture is an advantage in system testing, but at the same time, it it makes a limitation of applications. Because of several problems such as 3-state net conflicts, or ambiguity issues, interconnect testing for multi-drop multi-board systems is more difficult than that of single board systems. A new approach using IEEE 1149.1 boundary scan architecture for multi-drop multi-board systems is developed in this paper. Adding boundary scan cells on backplane bus lines, each board has a complete scan-chain for interconnect test. This new scan-path insertion method on backplane bus using limited 1149.1 test bus less area overhead and mord efficient than previous approaches.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.383-388
• /
• 2004

In this paper an alternative Active Matrix LCD technology is described with scalable, low cost processing. The Dual Select Diode AMLCD requires 60% lower capital investment in the array process than a-Si TFT arrays and results in 20% lower cost LCD modules. Development at several AMLCD manufacturers is in progress.

• 대한치과보철학회지
• /
• 제61권3호
• /
• pp.227-233
• /
• 2023

지연성 운동이상증은 도파민 수용체 차단 약물의 장기간 사용으로 인해 발생하는 비자발적 신경학적 운동 장애로 불수의적인 하악의 움직임과 이갈이를 초래하여 과도한 하중이 치아 및 보철물에 위해를 가할 수 있다. 지연성 운동이상증 병력이 있는 40대 남성이 상악 전치부 상실로 인한 보철치료를 위해 내원하였다. #13, 15, 23의 지대치 형성 후 실리콘으로 인상을 채득하고 레진 블록을 밀링하여 임시 보철물을 제작하였다. 시적 과정에서 임시 보철물의 교합면 1/3을 제거하고 교합면에 자가중합 아크릴 레진을 도포하여 환자의 구강에 장착하였다. 레진이 경화되는 동안 하악의 불수의적 움직임으로 대합치에 의한 functionally generated path (FGP)가 레진 표면에서 기록되었다. 수정된 임시 보철물을 제거하여 구내 스캐너로 스캔 후 이중 스캔 방법을 사용하여 임시 보철물의 디자인을 수정하여 최종 보철물을 설계하였다. 최종 보철물은 단일구조 지르코니아로 제작하였다. 본 증례는 FGP 기술과 이중 스캔 방법 이 지연성 운동이상증 환자에서 조화로운 교합을 갖는 고정성 보철물의 제작하는 데 도움이 될 수 있음을 보여준다.

• ETRI Journal
• /
• 제25권3호
• /
• pp.187-194
• /
• 2003

Delay testing has become an area of focus in the field of digital circuits as the speed and density of circuits have greatly improved. This paper proposes a new scan flip-flop and test algorithm to overcome some of the problems in delay testing. In the proposed test algorithm, the second test pattern is generated by scan justification, and the first test pattern is processed by functional justification. In the conventional functional justification, it is hard to generate the proper second test pattern because it uses a combinational circuit for the pattern. The proposed scan justification has the advantage of easily generating the second test pattern by direct justification from the scan. To implement our scheme, we devised a new scan in which the slave latch is bypassed by an additional latch to allow the slave to hold its state while a new pattern is scanned in. Experimental results on ISCAS'89 benchmark circuits show that the number of testable paths can be increased by about 45 % over the conventional functional justification.