• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1998년도 추계학술발표강연 및 논문개요집
• /
• pp.147-147
• /
• 1998

• 한국전기전자재료학회논문지
• /
• 제13권7호
• /
• pp.557-562
• /
• 2000

160nm thick amorphous Si and polycrystalline Si were each deposited on to 10nm thick SiO$_2$, Co monolayer and Co/Ti bilayer were sequentially evaporated to form Co-polycide. Then MOS capacitors were fabricated by BF$_2$ ion-implantation. The characteristics of the fabricated capacitor samples depending upon the drive-in annel conductions were measured to study the effects of thermal stability of CoSi$_2$and dopant redistribution on electrical properties of Co-polycide gates. Results for capacitors using Co/Ti bilayer and drive-in annealed at 80$0^{\circ}C$ for 20~40sec. showed excellent C-V characteristics of gate electrode.

• 한국정보처리학회논문지
• /
• 제4권5호
• /
• pp.1380-1390
• /
• 1997

본 논문에서는 정규 순환방정식으로 표현된 n차원의 문제로부터 1차원이나 2 차원의 최적 평면 시스톨릭 어레이를 체계적으로 유도하는 방법과 이를 구현한 시스톨릭 어레이 설계시스텀을 제시한다. 구현된 시스템은 주어진 정규 순환방정식을 구문분석하여 문제공간, 자료종속 벡터와 초기값의 위치를 구한다. 이들 정보로부터 공간.시간 변환을 하여 자동으로 시스톨릭 어레이를 유도한다. 이스시템은 유도된 시스톨릭 어레이를 유도한다. 이 시스템은 유도된 시스톨릭 어레이의 병렬수행이 올바르게 이루어지는 지를 시각적으로 검증할 수 있게 해 준다.

• 한국재료학회지
• /
• 제9권11호
• /
• pp.1117-1122
• /
• 1999

5~10nm 두께의 얇은 산화막 위에 $\alpha$-실리콘과 Co/Ti 이중막을 순차적으로 증착하고 급속열처리하여 코발트 폴리사이드 전극을 만든 후, SADS법으로 다결정 Si을 도핑하여 MOS 커패시터를 제작하였다. 이때 drive-in 열처리조건에 따른 커패시터의 C-V 특성과 누설전류를 측정하여, $\textrm{CoSi}_{2}$의 열적안정성과 도판트 (B 및 As)의 재분포가 Co-폴리사이드 게이트의 전기적 특성에 미치는 영향을 연구하였다.$ 700^{\circ}C$에서 60~80초간 열처리시, 다결정 Si층의 도핑으로 우수한 C-V 특성과 낮은 누설전류를 나타냈으나, 그 이상 장시간 또는 $900^{\circ}C$의 고온에서는 $\textrm{CoSi}_{2}$의 분해에 따른 Co의 확산으로 전기적 특성이 저하되었다. SADS법으로 Co-폴리사이드 게이트 전극을 형성할 때, 도판트가 다결정 Si층으로 충분히 확산되는 것뿐만 아니라, $\textrm{CoSi}_{2}$의 분해를 억제하는 것이 매우 중요하다.

• 한국재료학회지
• /
• 제11권9호
• /
• pp.776-780
• /
• 2001

$SiO_2$ and polycrystalline Si layers were sequentially grown on (100) Si. NiSi was formed on this substrate from a 20nm Ni layer or a 20nm Ni/5nm Ti bilayer by rapid thermal annealing (RTA) at $300~500^{\circ}C$ to compare thermal stability. In addition, MOS capacitors were fabricated by depositing a 20nm Ni layer on the Poly-Si/$SiO_2$substrate, RTA at $400^{\circ}C$ to form NiSi, $BF_2$ or As implantation and finally drive- in annealing at $500~800^{\circ}C$ to evaluate electrical characteristics. When annealed at $400^{\circ}C$, NiSi made from both a Ni monolayer and a Ni/Ti bilayer showed excellent thermal stability. But NiSi made from a Ni/Ti bilayer was thermally unstable at $500^{\circ}C$. This was attributed to the formation of insignificantly small amount of NiSi due to suppressed Ni diffusion through the Ti layer. PMOS and NMOS capacitors made by using a Ni monolayer and the SADS(silicide as a dopant source) method showed good C-V characteristics, when drive-in annealed at $500^{\circ}C$ for 20sec., and$ 600^{\circ}C$ for 80sec. respectively.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.473-476
• /
• 1999

PMOS capacitors with Ce-policide electrode were fabricated by the SADS method to study the effects of activation condition on the C-V characteristics. For the activation temperature of $600^{\circ}C$ , the capacitor using CoSi$_2$ formed from Co/Ti bilayer as diffusion source showed excellent C-V properties and the increase in V$_{th}$ with the increasing activation time. But impurties into the oxide.e.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 추계학술대회 논문집
• /
• pp.449-452
• /
• 1999

NiSi were formed from either Ni monolayer or Ni/Ti bilayer and the SADS method was applied to fabricated PMOSFET with Ni-polycide gate electrodes. PMOSFET made from Ni monolayer showed thermal stability unto 300~40$0^{\circ}C$ for 600sec., and excellent C-V characteristics for long time of drive-in anneal than PMOSFET made from Ni/Ti bilayer. This was attributed to easier decomposition and subsequent Ni diffusion to SiO$_2$ layer, probably due to the presence of Ti unreducing process

• 대한한방소아과학회지
• /
• 제20권2호
• /
• pp.147-175
• /
• 2006

Objective : This study is to investigate the method for assesment and diagnosis of ADHD, especially focusing on behavior rating scales. Methods : We searched the recent date of the publication and paper in ADHD. Results : For Assesment and Diagnosis of ADHD, various method such as interview with parents, child and teacher, behavior observation, behavior rating scales and neuropsychological test are used. The structured interview consists of the restrictive questions and response, and then have diagnostic algorithm, consequently can be used by untrained clinicians. Of the structured interview, standardization of K-SADS in Korean version is finished. Behavior rating scales, the form of parent, teacher and self-report questionnaires, are used as diagnosis and treatment evaluation of ADHD. Behavior rating scales consist of both ADHD-specific scales and broad-band scales designed to screen for various symptoms (including ADHD symptoms). ADHD-specific scales are useful in differential diagnosis, discrimination of subtype, treatment evaluation, However, broad-band scales are useful in preliminary examination. The neuropsychological tests can evaluate attention deficit and effect of attention deficit on cognitive function and academic performance. The neuropsychological tests also used in diagnosis and treatment evaluation of ADHD. Conclusion : For Assesment and Diagnosis of ADHD, various method are used, especially behavior rating scales are both useful and simple tool for diagnosis and treatment evaluation.

• 한국전기전자재료학회논문지
• /
• 제13권11호
• /
• pp.908-913
• /
• 2000

CoSi$_2$/p+/n diodes(bilayer diodes) were fabricated by using epitaxial CoSi$_2$grown from Co/Ti bilayer as a diffusion source. The I-V characteristics of p+/n diodes were measured and compared with those of diode made from Co monolayer (monolayer diode). Monolayer diodes showed typical p+n junction characteristics with the leakage current of as low as 10$^{-12}$ A and forward current 6-orders higher than the leakage current, when drive-in annealed at 90$0^{\circ}C$ for 20 sec.. On the other hand, bilayer diodes showed the Schottky-like behaviors with forward currents rather higher than those of monolyer diodes, but with too high leakage currents, when drive-in annealed at $700^{\circ}C$ or higher. However, when the annealing temperature was lowered to $700^{\circ}C$ and annealing time was increased to 60 sec., the leakage current was reduced to 10$^{-11}$ A and thus sho3wed typical diode characteristics. The high leakage currents for diodes annealed at $700^{\circ}C$ or higher was attributed to Shannon contacts formed due to unremoved Co-Ti-Si precipitates. But when annealed at 50$0^{\circ}C$, B ions diffused in the direction of the surface layer, and thus the leakage currents were reduced by removing Shannon contacts.

• Journal of the Korean Academy of Child and Adolescent Psychiatry
• /
• 제15권2호
• /
• pp.178-184
• /
• 2004

연구목적：본 연구는 한국인에 있어서의 뚜렛 장애 환아 가족에서 COMT유전자의 유전적 다형성과 뚜렛 장애와의 연관성에 대해 고찰하기 위해 수행되었다. 위험 대립 유전자와 특정 임상 양상(틱 증상의 중증도, 공존 질환, 약물 반응)과의 관련성에 대한 것도 함께 연구하였다. 방 법：환아군은 서울대학교 병원 소아 청소년 분과의 틱 장애 클리닉에서 모집하였고, 두 단계의 평가를 거쳐 선별되었다. 우선 모든 환아와 부모는 Kiddie-Schedule for Affective Disorders and Schizophrenia-Present and Lifetime Version(이하 K-SADS-PL)한국어판을 이용한 반구조적 면담을 받았고, 다음으로 모든 부모에게 임상적 면담을 시행하고 YGTSS한국어 판을 이용하여 틱 증상의 중증도에 대한 평가를 하였다. 대조군은 본 병원의 건강증진센터로부터 모집하였고 Symptom CheckList-90(이하 SCL-90)과 Structured Clinical Interview for DSM-IV(이하 SCID-IV)를 이용하여 평가하였다. 위 과정을 모두 거쳐 뚜렛 장애가 있는 총 42명의 소아, 청소년과 그들의 84명의 부모, 86명의 대조군이 최종적으로 선별되었다. 표준화된 방법을 이용하여 catecholamine-O-methyltransferase(이하 COMT)유전자의 Val158Met 다형성을 알아보기 위한 유전자형 채취를 시행하였다. 모든 환아와 부모, 대조군의 유전적 정보를 수집한 후 환아-대조군 비교와 TDT를 시행하였다. 결 과 : 환아-대조군 연구로부터 L대립 유전자와 LL유전형의 빈도가 뚜렛 장애 환아군에서 유의하게 높음이 관찰되었다. 그러나 TDT에서는 유의한 차이가 관찰되지 않았다. 또 뚜렛 장애 환아군의 세 가지 서로 다른 유전형 사이에 틱 장애의 가족력, 주의력결핍 과잉행동장애, 강박증, 약물에 대한 반응, 공존 질환 여부 등에 있어서 유의한 차이는 없었다. 결 론：본 연구에 있어 사례 수가 적고 TDT에서 유의한 결과가 발견되지 않았기 때문에 해석에 조심을 기할 필요는 있겠으나, 본 연구는 COMT유전자의 기능적 다형성과 뚜렛 장애 간에 연관 관계가 있음을 밝혀 낸 최초의 보고라 하겠다.