• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2005년도 추계학술대회 학술발표 논문집 제15권 제2호
• /
• pp.500-503
• /
• 2005

대부분의 지능 알고리즘들은 환경이나 사용목적에 따라 항상 최적 성능을 보장하지는 못한다. 그러므로 다양한 알고리즘들을 구현한 후에 환경이나 사용 목적에 따라 최적인 알고리즘 또는 알고리즘의 조합을 선택하여 시스템을 구성할 수 있다면 유용할 것이다 본 논문에서는 지능형 Macro Core를 기반으로 한 시스템 재설정 및 진화를 위한 지능형 아키텍처를 제안한다. 제안한 아키텍처를 이용하면 새로운 알고리즘들의 추가와 이들을 조합하여 시스템을 구성하는 데에 드는 비용을 절약할 수 있으며, 표준화된 규격을 제시할 수 있다는 장점이 있다. 제안한 Macro Core 기반의 지능형 아키텍처에 맞추어 시스템을 구성해 보고 이를 실제 얼굴 추출 및 인식 시스템 구성에 적용하고자 한다.

• 한국지능시스템학회논문지
• /
• 제15권7호
• /
• pp.823-827
• /
• 2005

대부분의 지능 알고리즘들은 환경이나 사용목적에 따라 항상 최적 성능을 보장하지는 못한다. 그러므로 다양한 알고리즘들을 구현한 후에 환경이나 사용 목적에 따라 최적인 알고리즘 또는 알고리즘의 조합을 선택하여 시스템을 구성할 수 있다면 유용할 것이다. 본 논문에서는 지능형 Macro Core를 기반으로 한 시스템 재설정 및 진화를 위한 지능형 아키텍처를 제안한다. 제안한 아키텍처를 이용하면 새로운 알고리즘들의 추가와 이들을 조합하여 시스템을 구성하는 데에 드는 비용을 절약할 수 있으며, 표준화된 규격을 제시할 수 있다는 장점이 있다. 제안한 Macro Core 기반의 지능형 아키텍처에 맞추어 시스템을 구성해 보고 이를 실제 얼굴 추출 및 인식 시스템 구성에 적용하고자 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.1187-1188
• /
• 2008

An area of research called evolvable hardware has recently emerged which combines aspects of evolutionary computation with hardware design and synthesis. Evolvable hardware (EHW) is hardware that can change its own circuit structure by genetic learning to achieve maximum adaptation to the environment. In conventional EHW, the learning is executed by software on a computer. In this paper, we have studied and surveyed a gate-level evolvable hardware chip, by integrating both GA hardware and reconfigurable hardware within a single LSI chip. The chip consists of genetic algorithm(GA) hardware, reconfigurable hardware logic, and the control logic. In this paper, we describe the architecture, functions of the chip.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.1355-1360
• /
• 2005

In this paper, we approach the problem of image filter design automation using a kind of intrinsic evolvable hardware architecture. For the purpose of implementing the intrinsic evolution process in a common FPGA chip and evolving a complicated digital circuit system-image filter, the design automation system employs the reconfigurable circuit architecture as the reconfigurable component of the EHW. The reconfigurable circuit architecture is inspired by the Cartesian Genetic Programming and the functional level evolution. To increase the speed of the hardware evolution, the whole evolvable hardware system which consists of evolution algorithm unit, fitness value calculation unit and reconfigurable unit are implemented by a commercial FPGA chip. The Celoxica RC1000 card which is fitted with a Xilinx Virtex xcv2000E FPGA chip is employed as the experiment platform. As the result, we conclude the terms of the synthesis report of the image filter design automation system and hardware evolution speed in the Celoxica RC1000 card. The evolved image filter is also compared with the conventional image filter form the point of filtered image quality.

• 전자공학회논문지 IE
• /
• 제45권4호
• /
• pp.27-32
• /
• 2008

본 논문은 진화 하드웨어 시스템에 적용하기 위해서 유전알고리즘을 하드웨어 기술언어를 사용하여 구현하였다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어를 의미한다. 따라서 정확한 하드웨어 사양이 주어지지 않는 응용에 있어서도 동작을 수행할 수 됐다. 진화 하드웨어는 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성되어 있다. 유전알고리즘을 소프트웨어로 구현하는 것 보다 실시간 응용 부분 등에 있어서 하드웨어로 유전알고리즘을 구현하는 것이 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 속도 면에서 이득이 있기 때문이다. 논문에서는 진화 하드웨어를 임베디드 시스템으로 구현하기 위하여 유전알고리즘을 하드웨어로 구현하였고, 몇 가지 예제에 대하여 검증을 수행하였다.

• 전자공학회논문지 IE
• /
• 제46권2호
• /
• pp.7-10
• /
• 2009

본 논문은 진화 하드웨어 시스템의 엔진으로 사용하기 위한 유전알고리즘의 하드웨어 구현 및 실험과 분석에 대한 연구이다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어로써 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성 되어 있다. 유전알고리즘은 실시간 응용 부분 등에 있어서 하드웨어로 구현하는 것이 속도 면에서 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 이득이 있기 때문이다. 본 논문에서는 유전알고리즘을 하드웨어로 구현하여, 몇 가지 예제에 대하여 실험을 하고 실험 결과를 분석하여 그 구조가 유리함을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.663-664
• /
• 2006

This paper presents a reconfigurable digital signal processing(rDSP) architecture that is effective for implementing adaptive digital signal processing in the applications of smart health care system. This rDSP architecture employs an evolution capability of FIR filters using genetic algorithm. Parallel genetic algorithm based rDSP architecture evolves FIR filters to explore optimal configuration of filter combination, associated parameters, and structure of feature space adaptively to noisy environments for an adaptive signal processing. The proposed DSP architecture is implemented using Xilinx Virtex4 FPGA device and SMIC 0.18um CMOS Technology.