• Journal of Advanced Marine Engineering and Technology
• /
• 제3권1호
• /
• pp.19-31
• /
• 1979

Recently the adaptive control system, which keeps the control system always optimal by adjusting the control parameters automatically according to the variations of the plant parameters, have become very important in the field of control engineering. The adaptive control systems are usally composed of the plant identification, the decision of the optimal control parameters, and the adjustment of the control parameters. This paper deals with a method of the adaptive control system when PI or PID controller is used in the feed back control system. Its controlled object (the plant) is assumed to be described by the transfer function of $\frac{ke^{-LS}}{1+TS}$ where k, T and L are steady state gain, time constant and pure dead time respectively, and their values are variable in accordance with the change of environmental circumstance. It has been known that a pseudo-random binary signal is quite effective for the measurement of an impulse response of a plant. In adaptive control systems, however, the impulse response itself is not appropriate to determine the control parameters. In this paper, the authors propose a method to estimate directly the parameters of the plant k, T and L by means of the correlation technique using 3 level M-sequence signal as a test signal. The authors also propose a method to determine the optimal parameters of the PI or PID controller in the sense of minimizing the square integral of the control error in the feed back control system, and the values of the optimal parameters are computed numerically for various values of T and L, and the results are examined and compared with those of the conventional methods. Finally the above-mentioned two methods are combined and an algorithm to struct an adaptive control system is suggested. The experiments for the indicial responses by means of both the model of the temperature control system using SCR actuater and the analog simulations have shown good results as expected, and the effectiveness of the proposed method is verified. The M-sequence generator and the time delay circuit, which are manufactured for the experiments, are operated in quite a good condition.

• 한국전자통신학회논문지
• /
• 제16권3호
• /
• pp.533-540
• /
• 2021

시스템의 성능을 평가하기 위하여 1차원 3-이웃 셀룰라 오토마타(Cellular Automata, 이하 CA) 기반의 의사 난수 생성기가 여러 분야에서 많이 응용되고 있다. 보다 더 효과적인 키 수열 생성을 위해 2차원 CA와 1차원 5-이웃 CA가 응용되었으나, 주어진 특성 다항식에 대응하는 대칭 1차원 5-이웃 CA를 설계하는 것은 매우 어려운 문제이다. 이를 해결하기 위해 특성 다항식의 점화식을 이용한 합성 방법, Krylov 행렬을 이용한 합성 방법과 같이 1차원 5-이웃 CA 합성에 관한 연구들이 진행되었다. 그러나 여전히 비선형 방정식을 풀어야 하는 문제점이 있었다. 이러한 문제점을 해결하기 위해, 최근 90/150 CA의 전이 행렬과 블록행렬을 이용한 1차원 5-이웃 CA 합성 방법이 제안되었다. 본 논문에서는 제안된 알고리즘의 이론적인 과정을 상세히 기술하고 그 알고리즘을 이용하여 높은 차수의 원시 다항식에 대응하는 대칭 1차원 5-이웃 CA를 구한다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.95-101
• /
• 2009

난수 생성 함수는 소프트웨어를 사용한 시뮬레이션 테스트나 통신 프로토콜 검증 등 수많은 어플리케이션에 사용되어진다. 이런 상황에서 난수의 randomness는 사용 어플리케이션에 따라서 다르게 필요할 수 있다. 반드시 randomness가 보장된 랜덤 함수를 통한 고품질의 난수를 생성해야 할 때가 있고, 단지 난수와 비슷한 형태를 가진, randomness가 보장되지 않은 난수가 필요할 때도 있다. 본 논문에서는 고속으로 동작하는 임베디드 시스템을 위한 듀얼 모드로 동작하는 하드웨어 난수 생성기를 제안하였다. 모드 1 에서는 높은 randomness를 가지는 난수를 6사이클마다 한 번씩 생성하게 되며, 모드 2 에서는 낮은 randomness를 가지는 난수를 매 사이클마다 생성할 수 있다. 테스트를 위해, ASIP(Application Specific Instruction set Processor)를 설계하였으며, 각 모드에 맞는 명령어 세트를 설계하였다. ASIP은 LISA언어를 사용하여, 5 stage MIPS architecture를 기반으로 설계되었고, CoWare 사의 Processor Generator를 통해서 HDL코드를 생성하였으며, HDL 모델은 동부 0.18um 공정으로 Synopsys사의 Design Compiler를 통해서 합성되었다. 설계되어진 ASIP으로 난수를 생성한 결과, 하드웨어 모듈을 추가하기 전에 비해 2.0%의 면적 증가 및 239%의 성능 향상을 보였다.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1884-1891
• /
• 2012

본 논문에서는 sliding상관기를 적용한 단문 메세지 서비스를 위한 대역확산 송수신기를 설계하고 대역확산 수신기에서 필수적인 PN코드 동기회로에 대한 성능을 분석하였다. 대역확산 시스템에 대한 이론적인 분석과 대역확산 수신기에 있어서 중요한 PN 코드 동기 회로에 대한 분석을 토대로 PN 코드 발생기, 클럭 발생을 위한 분주회로, 수신기에서의 PN 코드의 상관을 위한 슬라이딩 상관기 등을 Altera사의 칩 EPM7064 SLC44-10을 사용하여 FPGA화하였으며 디지털 설계가 용이하지 않은 주변회로인 슬라이딩 상관기에 필요한 PN코드 지연 클럭 발생회로, 동기 스위치제어회로, 데이터복조회로를 설계하여 전체적인 송수신기회로를 설계하였다. 설계된 회로를 실험을 통하여 송수신기의 성능을 평가 관찰하였다. 특히, 수신기에 있어서 역 확산을 위한 PN 신호의 동기과정의 성능 즉, 동기가 이루어 졌을 때의 동기 탐색/유지신호와 동기가 이루어지지 않았을 때의 게이트 지연시간으로 인한 동기 탐색/유지신호등의 결과를 통해 성능을 평가하였다. 슬라이딩 상관기의 경우 코드 동기를 위한 시간이 송수신 PN 코드의 불확정성이 클 경우 상당히 큼을 알 수 있었다.

• 융합신호처리학회논문지
• /
• 제6권4호
• /
• pp.206-211
• /
• 2005

본 논문에서는 블루투스 기저대역에 적용하기 위한 상관기와 액세스 코드 생성모듈의 설계에 대해 다룬다. 상관기와 액세스 코드 생성 모듈은 블루투스 유닛 사이의 연결설정과 패킷판별, 클록 동기화를 수행한다. 상관기 모듈은 1Mb/s 전송속도를 가지는 입력신호에 대해 슬라이딩 윈도우 상관을 취하여 유용한 패킷판별과 클록 동기화를 행하며, 그 구성은 Wallace tree 구조의 CSA(Carry Save Adder)와 임계 값 판별기로 구성된다. 액세스 코드 생성모듈은 블루투스 표준안에서 제시한 4단계의 생성과정에 따라 설계하였으며 BCH(Bose-Chadhuri-Hocquenghem)순회 부호기(cyclic code)와 제어장치로 구성된다. 의사 랜덤 시퀀스는 동기화 문제를 해결하기 위해 임의의 저장장치에 저장된 형태로 사용하였다. 본 논문에서 제시한 상관기와 액세스 코드 생성모듈은 하드웨어 묘사언어인 VHDL로 설계되었으며 시뮬레이션 및 테스트를 위해 Xilinx FPGA를 사용하여 검증하였다. 설계된 회로의 합성결과는 치대 4.689ns의 임계지연과 최대 7-bit까지의 상관허용 오차를 보여준다.

• 한국통신학회논문지
• /
• 제34권1C호
• /
• pp.28-36
• /
• 2009

Hellman에 의해서 처음 제시된 TMTO (time memory trade-o런 암호 해독 방법은 블록 암호, 스트림 암호, 그리고 해쉬 함수와 같은 일반적인 암호 시스템에 광범위하게 적용된다. 이 논문에서는 TMTO 암호 해독 방법에서 선계산 단계에서 테이블을 저장하기 위해 필요한 저장 공간을 감소시킬 수 있는 방법을 제안한다. 시작점을 의사난수 수열군 통해서 생성하고 시작점의 실제 값 대신 난수 수열 군에서 몇 번째로 취한 값인지에 대한 색인을 저장하는 방식으로 시작점을 저장하기 위해 필요한 메모리 용량을 줄일 수 있다. 이 논문에서는 이 방법을 사용하면 키의 길이가 126 비트일 경우에 시작점을 저장하기 위해 필요한 메모리의 양을 10% 이하로 줄이는 것도 가능하다는 것을 보일 것이다. 이에 대한 비용으로 온라인 단계에서의 탐색 시간이 조금 더 늘어나지만 메모리가 시간에 비해서 더 비싼 자원이기 때문에 필요한 메모리 용량이 감소하게 되면 공격의 실현가능성이 더욱 커지게 된다.

• 한국광학회지
• /
• 제31권5호
• /
• pp.218-222
• /
• 2020

본 연구에서는 편광 유지 광섬유 기반의 고출력 이터븀 첨가 광섬유 증폭기를 이용하여 고품질의 2 kW급 출력을 갖는 파장제어 빔 결합 레이저를 구현하였다. 파장제어 빔 결합을 위하여 광섬유 증폭기의 발진 파장은 각각 1062 nm, 1063 nm, 1064 nm, 1065 nm, 1066 nm로서 서로 다른 값을 갖는다. 협대역 광섬유 레이저 증폭 시 발생하는 유도 브릴루앙 산란 비선형 효과를 완화하기 위해 시드 광원은 유사이진난수 신호(pseudo-random bit sequence, PRBS)를 이용하여 위상 변조된 5 GHz의 협대역 선폭을 갖도록 하였으며 전송광섬유는 30 ㎛ 코어 크기를 가지는 대면적 편광 유지 광섬유를 이용하였다. 파장제어 빔 결합으로 얻은 레이저의 최대 출력은 2.3 kW이며 빔 품질(M²)은 1.74이었다.

• 한국콘텐츠학회논문지
• /
• 제10권2호
• /
• pp.72-80
• /
• 2010

본 논문에서는 다중점 위상검출기(Phase detector: PD)를 이용한 1Gbps 클럭 및 데이터 복원(Clock and data recovery: CDR)회로를 제안한다. 제안된 위상검출기는 데이터의 천이 모서리와 클럭의 상승/하강 모서리 3점을 비교하여 up/down 신호를 생성한다. 기존의 위상검출기 회로는 클럭 주기의 배수 만큼의 up/down 펄스폭을 갖는 출력으로 전압제어발진기(Voltage controlled oscillator: VCO)를 조절하는 펄스폭변조(Pulse width modulation: PWM)방식을 사용한다. 제안된 위상검출기 회로는 클럭 반주기만큼의 up/down 펄스폭을 갖는 출력으로 전압제어발진기를 조절하는 펄스수변조(Pulse number modulation: PNM)방식을 사용하여, 전압제어발진기를 미세하게 조절함으로써 지터를 줄일 수 있다. 제안된 위상검출기를 이용한 클럭 및 데이터 복원회로는 1Gbps의 전송률을 갖는 231-1개의 랜덤 데이터를 이용하여 테스트되었고, 지터와 전력소비는 각각 7.36ps와 12mW로 저전력, 적은 지터의 특징을 보였다. 제안된 회로는 0.18um CMOS 공정에서 1.8V 전원으로 설계되었다.