• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2569-2578
• /
• 2009

Core-A 마이크로프로세서는 32-bit RISC 구조의 국산 임베디드 마이크로프로세서로서 특허청의 지원을 받아 KAIST의 주관아래 개발된 프로세서이다. 본 논문에서는 Core-A 마이크로프로세서와 코프로세서간의 인터페이스 방안에 대하여 분석하고 효율적인 구조를 제안한다. 인터페이스 방안의 검증을 위해 코프로세서로 사용된 AES 암호 프로세서는 128-bit의 키와 블록을 갖는 대칭키 암호 알고리즘이다. 코프로세서 인터페이스 회로와 AES 암호프로세서는 Verilog-HDL로 작성되었으며, Modelsim 시뮬레이터를 사용하여 시뮬레이션을 수행하였다. 삼성 0.35um CMOS 표준 셀 라이브러리를 사용하여 AES를 제외한 코프로세서 인터페이스 부분을 합성한 결과 약 90Mhz의 동작주파수를 가지며, 3743개의 게이트수로 구성되었다. 본 논문에서 구현한 코프로세서 인터페이스 회로는 Core-A와 코프로세서간의효율적인 명령어 및 데이터 전달을 수행할수있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.585-588
• /
• 2004

This paper describes design and verification of the motion estimation and compensation unit using full search algorithm. Video processor is the key device of video communication systems. Motion estimation is the key module of video processor. The technologies of motion estimation and compensation unit are the core technologies for wireless video telecommunications system, portable multimedia systems. In this design, Verilog simulator and logic synthesis tools are used for hardware design and verification. In this paper, motion estimation and compensation unit are designed using FPGA, coded in Verilog HDL, and simulated and verified using Xilinx FPGA.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1997년도 춘계학술대회
• /
• pp.342-344
• /
• 1997

Owing to technical advances in very large-scale integrated circuits (VLSI), high-speed digital signal processing (DSP) chips become fast enough to allow for real-time implementation of hearing aid algorithms in units small enough to be wearable. In this paper, we present a digital hearing aid processor (DHAP) chip built around a general-purpose 16-bit DSP core. The designed DHAP performs a nonlinear loudness correction of 8 octave frequency bands based on audiometric measurements. By employing a programmable DSP, the DHAP provides all the flexibility needed to implement audiological algorithms. In addition, the has a low power feature and $5.410\times5.720mm^2$ dimensions that fit for wearable devices.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.2221-2225
• /
• 2005

Various types of fieldbus are used in factories in order to achieve the communication between the parts of process. But the protocol of the fieldbus doesn't have the standardized unique protocol. Thus, it is hard to exchange information each other with real time base when the different type protocols are adopted in the same network. In this paper, we implement two types of gateway for CAN and Profibus-DP: PC-based gateway and stand-alone gateway using the 80186 core based Dstni-LX network processor. The performance of proposed PC-based and stand-alone gateway is verified experimentally.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2003년도 International Meeting on Information Display
• /
• pp.1141-1146
• /
• 2003

We have developed the three-dimensional simulation tool for the design of deflection yoke. This tool consists of a modeler, a solver and a post-processor. The modeler easily makes models of Deflection Yoke (DY) and ferrite core (Circle, RAC and RTC) by the parameters and supports several element types (line, surface and quadrilateral). The solver calculates charge density and magnetic field of DY by boundary element method (BEM). We can simply evaluate misconvergence, distortion and inductance of DY in the post-processor, so we apply this simulation tool to 32" rectangular deflection yoke. We can conveniently implement the efficient development of DY in the future.

• 대한전자공학회논문지SD
• /
• 제39권6호
• /
• pp.69-77
• /
• 2002

본 논문에서는 캐쉬를 지원하는 ARM940T, TeakLite DSP 코어 그리고 다른 주변 블록이 내장된 0.18㎛ CMOS 공정기술을 적용한 CDMA2000 lx를 지원하는 이동국 모뎀 칩 구현에 대하여 기술한다. 또한 구현 칩을 효율적으로 검증할 수 있는 고유한 검증 방법론과 구현된 칩이 에뮬레이션용 프로세서로 활용될 수 있는 방법을 보인다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.621-624
• /
• 2001

본 논문은 TMS320c6$\times$01 DS를 이용하여 RF 신호를 실시간 Spectrum 분석을 하기 위한 시스템이다. 시스템 구성은 크게 RF부와 DSP부로 구성이 된다. 실험 및 성능 테스트로는 WCDMA와 IS-95C CDMA를 발생시키는 ESC(Extension Signal Generator)를 이용하여 측정하였다. 현재까지의 실험 결과 Spectrum Analyzer 측정 장비보다 약 5dB정도 이득이 낮은 신호에서도 스펙트럼 분석이 가능하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.723-724
• /
• 2006

Exploiting the instruction level parallelism encountered with the limit. Single chip multiprocessor was introduced to overcome the limit of traditional processor using the instruction level parallelism. Also, a branch miss prediction is one of the causes that reduce the processor performance. In order to overcome the problems, in this paper, we make single chip multiprocessor having the idle core execute the two control flow of conditional branch. This scheme is a kind of multi-path execution technique based on single chip multiprocessor architecture.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.560-563
• /
• 2001

8비트급 마이크로프로세서를 사용하여 HTTP 서버를 구현하였다. 사용한 프로세서는 Z80 코어를 채용한 TMP84C015 이고, 이더넷의 물리층은 RTL8019AS를 사용하여 구현하였다. 8비트 프로세서라는 제약과 사용 가능한 메모리의 제한을 극복하기 위하여 프로토콜을 최대한 단순화하였고, 시간당 보낼 수 있는 패킷의 수를 최적화하기 위해서 어셈블리언어를 사용하여 TCP, UDP, IP, ICMP, ARP 프로토콜을 구현하였다. 클라이언트 측에서는 LabVIEW를 이용하여 설계 제작한 임베디드 서버의 동작을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.871-872
• /
• 2009

비행자료처리시스템은 항공기의 안전 운항을 위한 비행전문, 관제사 입력 정보 등의 각종 비행자료를 처리하고 배포하는 시스템이다. 본 논문에서는 현재 국내에서 진행되고 있는 차세대 항공관제시스템 개발과 관련하여 비행자료처리시스템에 적용하기 위한 항공기 항적 추정 및 위치 오차 발생 시 보정하는 방법에 대한 요구사항을 정의하였다.