• International journal of advanced smart convergence
• /
• 제10권4호
• /
• pp.45-51
• /
• 2021

Polar transmitter can support multi-band and multi-mode operation. The efficiency of frequency usage can be increased if polar transmitters can transmit multi-carrier signals. In this paper the configuration of polar transmitters is investigated to generate multi-carrier signals. Spectrum and CCDF Simulation results of two-carrier signals generated by the polar transmitter can be used to design of PM and AM path in a polar transmitter.

• ETRI Journal
• /
• 제45권1호
• /
• pp.150-162
• /
• 2023

The polar delta-sigma modulator (DSM) transmitter architecture exhibits good coding efficiency and can be used for software-defined radio applications. However, the necessity of high clock speed is one of the major drawbacks of using this transmitter architecture. This study proposes a low-complexity timeinterleaved architecture for the polar DSM transmitter baseband part to reduce the clock speed requirement of the polar DSM transmitter using an upsampling technique. Simulations show that using the proposed four-branch timeinterleaved polar DSM transmitter baseband part, the clock speed requirement of the transmitter is reduced by four times without degrading the signal-tonoise-and-distortion ratio.

• 대한전자공학회논문지TC
• /
• 제47권1호
• /
• pp.10-18
• /
• 2010

Polar transmitter는 현재 GSM (Global System for Mobile Communications), EDGE (Enhanced Data Rates for GSM Evolution), GPRS (General Packet Radio Service) 등과 같은 협대역 통신 방식에만 주로 적용되고 있다. 본 논문에서는 polar transmitter를 OFDM (Orthogonal Frequency Division Multiplexing)과 같은 광대역 통신방식에 적용하기 위해 OFDM 통신 시스템이 가지고 있는 높은 PAPR (Peak-to-Average Power Ratio)을 감소시킬 수 있는 windowed-sinc 함수 기반의 PAPR 감소기법을 제안한다. 이 방법은 기존의 피크 윈도잉 (peak windowing) 기법에서 매우 인접한 여러 개의 피크들 또는 주변 신호에 비해 상대적으로 큰 피크에 의해 발생하는 과도한 신호 왜곡 효과를 완화시킨다. 다양한 윈도우 형태와 길이를 적용하여 비트오율 (Bit Error Rate; BER)과 오차 벡터 크기 (Error Vector Magnitude; EVM)를 측정한 결과, 제안된 기법은 기존의 피크 윈도잉 기법과 유사한 스펙트럼 성능을 가지면서 비트오율의 향상 및 PAPR 감소 성능이 우수함을 나타내었다.

• 한국인터넷방송통신학회논문지
• /
• 제14권5호
• /
• pp.55-59
• /
• 2014

SDR(Software Defined Radio)이나 CR(Cognitive Radio)을 구현하기 위해서는 멀티밴드와 멀티모드 송신기가 필요하다. 최근에는 멀티밴드와 멀티모드 송신기를 구현하기 위한 방법 중의 하나로 폴라송신기를 많이 연구하고 있다. 폴라송신기는 구조가 간단하고, 효율이 높다는 장점이 있다. 본 논문에서는 폴라송신기를 구현하는 경우에 필요한 D/A의 비트수와 시간지연 불일치의 영향을 검토하였다. 검토 결과 D/A 비트수는 10비트, 시간지연 불일치는 칩율의 1/64정도 이하로 유지하는 경우, 원 송신신호의 스펙트럼과 유사한 특성을 갖는 송신신호를 생성할 수 있음을 시뮬레이션을 통해서 확인하였다. 또한 검토한 결과대로 폴라송신기를 구현해서 800MHz 대역의 CDMA 신호를 생성하였으며, 생성된 신호는 800MHz CDMA의 마스크 규격을 만족함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제47권9호
• /
• pp.1-8
• /
• 2010

DPM (Digital Phase wrapping Modulation) open-loop polar transmitter는 in-phase와 quadrature 신호를 진폭(envelope) 신호와 위상(phase) 신호로 변환한 후 신호의 사상화 과정을 거쳐 광대역 통신 시스템에서의 효율적인 적용이 가능하다. 사상화 과정은 일반적인 통신 시스템에서의 양자화와 유사하며 그 과정에서 발생하는 오차를 고려할 때 좌표계 변환부에 CORDIC (COordinates Rotation DIgital Computer) 알고리듬 대신 테일러 급수 근사 기법의 사용이 가능하다. 본 논문에서는 테일러 급수 근사 기법을 광대역 OFDM (Orthogonal Frequency Division Multiplexing) 시스템용 DPM polar transmitter의 직교 좌표계-극 좌표계(cartesian to polar coordinate) 변환부에 적용하는 방안에 대한 연구를 수행하였다. 기존의 방법은 CORDIC 알고리듬을 채용하고 있다. 이것을 효율적으로 적용하기 위해 모의 실험을 통해 각각의 기법에 대한 평균제곱오차 (MSE : Mean Square Error) 성능을 측정하고, 설계 관점에서 허용된 CORDIC 오차를 기준으로 알고리듬의 최소 반복횟수와 테일러 급수의 최소 근사 차수를 찾는다. 또한 FPGA 전달 지연속도를 비교한 결과에 의하면 CORDIC 알고리듬 대신 낮은 차수의 테일러 급수 근사 기법을 사용해 좌표 변환부의 처리 속도를 향상시킬 수 있음을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.313-321
• /
• 2014

A low-power low-cost polar transmitter for EDGE is designed in $0.18{\mu}m$ CMOS. A differential delta-sigma modulator (DSM) tunes a three-terminal voltage-controlled oscillator (VCO) to perform RF phase modulation, where the VCO tuning curve is digitally pre-compensated for high linearity and the carrier frequency is calibrated by a dual-mode low-power frequency-locked loop (FLL). A digital intermediate-frequency (IF) pulse-width5 modulator (PWM) drives a complementary power-switch followed by an LC filter to achieve envelope modulation with high efficiency. The proposed transmitter with 9mW power dissipation relaxes the time alignment between the phase and envelope modulations, and achieves an error vector magnitude (EVM) of 4% and phase noise of -123dBc/Hz at 400kHz offset frequency.

• 대한전자공학회논문지TC
• /
• 제45권12호
• /
• pp.42-48
• /
• 2008

차세대 무선 통신 시스템은 멀티밴드/멀티모드 동작이 가능한 RF 송수신기를 필요로 하고 있다. Polar transmitter는 효율적인 switched-mode RF 전력증폭기를 사용함으로써 높은 효율성을 얻을 수 있기 때문에 EDGE (Enhanced Data Rates for GSM Evolution), WCDMA (Wideband Code Division Multiple Access) 및 WLAN (Wireless Local Area Network)과 같이 고속의 데이터 전송율을 지원하는 시스템에 적합한 것으로 알려져 있다. 본 논문에서는 수신단의 구조에 변화를 주지 않으며 또한 추가적인 정보의 전송이 필요 없이 기존 수신기를 그대로 사용할 수 있는 PAPR (Peak-to-Average Power Ratio) 감소기법을 OFDM (Orthogonal Frequency Division Multiplexing) polar transmitter에 적용하여 그 성능을 평가하였다. 이 방법은 polar 변조된 신호에 대하여 피크 윈도잉을 사용한 것으로 다양한 윈도우 형태와 길이를 적용하여 비트오율 (Bit Error rate; BER)과 오차 벡터 크기 (Error Vector Magnitude; EVM)를 측정하였다. 모의실험 결과, 제안된 기법은 효율적인 PAPR 감소와 더불어 클리핑으로 인한 대역의 왜곡 (out-of-band distortion)이 감소함을 관측하였다.

• 한국전자통신학회논문지
• /
• 제9권10호
• /
• pp.1181-1187
• /
• 2014

본 논문에서는 차세대 디지털 무선통신시스템에 적용하기 위하여 소프트웨어를 기반으로 한 Polar 송신기를 설계하고 분석하였다. 구현한 Polar 송신기는 CORDIC 알고리즘을 적용하여 I/Q데이터를 입력받아서 진폭과 위상정보를 독립적으로 처리하는 Polar 변환을 하도록 하였으며, 소프트웨어를 이용하여 DDS의 출력신호의 주파수를 Sweep시킬 수 있도록 구성하였다. 구현한 Polar 송신기는 소프트웨어 제어를 통해 DDS의 주파수 제어범위 내에서 1.16 GHz까지 주파수를 제어할 수 있음을 보였다. 향후 이득, 위상, 출력 등 제어 가능한 블록요소들을 제어할 수 있음을 보였으며, 소프트웨어를 이용하여 SDR기반 디지털 무선통신시스템에 적용이 가능함을 보였다.

• 한국통신학회논문지
• /
• 제36권1A호
• /
• pp.28-34
• /
• 2011

본 논문에서는 소출력 우선 통신 기기(SRD : Short Range Device)에 적용 기능한 광대역 하이브리드 직교 폴라 송신(Wideband Hybrid Quadrature Polar transmitter) 구조를 제시하였다. 먼저 시스템 성능 분석을 위한 시뮬레이션 환경을 구축한 후 송신기 성능 파라미터들에 의한 성능 열화 분석을 실시하였다. 주요 성능 열화 요인으로 VVA(Voltage Variable Attenuator)의 슬루율(Slewrate), 크기 및 위상 신호의 시간 지연 그리고 DAC(Digital-to-Analog Converter) 비트수를 고려하였으며, 성능 열화 분석 시뮬레이션을 통해서 송신기 요구 규격을 만족하는 최소 요구 파라미터 값을 확인하였다. 또한 성능 분석 결과를 바탕으로 광대역 하이브리드 직교 폴라 송신기 플랫폼을 구현하였고 3GPP 표준 규격을 참조하여 송신기 성능 측정 및 분석을 실시하였으며 그 결과를 확인하였다.

• 한국전자파학회논문지
• /
• 제26권9호
• /
• pp.790-797
• /
• 2015

본 논문에서는 마이크로파용 소프트웨어 기반 폴라 송신기를 구현하고, 경로 간의 동기화를 분석하였다. 폴라 송신기의 위상신호와 진폭신호의 두 경로 간 시간 지연부정합 문제를 해결하기 위해 단순화된 보정알고리즘을 적용하였으며, 보정 전과 보정 후의 두 경로 간 동기화 결과를 비교하였다. 동기화 보정하기 전, 9.3 GHz에서 두 경로 간 지연부정합은 최대 97 nsec가 발생하였으며, 이에 따른 점유대역폭은 12 MHz이었으며, 제안한 보정알고리즘을 적용한 결과, 두 경로 간 동기화를 이루었고, 점유대역폭도 기존의 3.7 MHz로 복원할 수 있음을 확인하였다.