• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.440-449
• /
• 2008

본 논문에서는 Inmarsat M4 시스템의 수신기의 실제 구현에 적합한 16-QAM (Quadrature Amplitude Modulation) carrier recovery loop를 제안한다. Inmarsat M4 시스템 규격에서 권고하는 frequency tolerance는 ${\pm}924\;Hz$ (Signal bandwidth: 33.6 kHz) 로서 이러한 상대적으로 큰 주파수 옵셋 환경에서 안정된 동작이 가능한 carrier recovery loop 설계가 요구된다. 일반적인 PLL(Phase Locked Loop) 만을 이용한 carrier recovery loop는 상대적으로 큰 주파수 옵셋 환경에서 안정적인 성능을 보장할 수 없으며, 이에 따라 본 논문에서는 상대적인 주파수 옵셋이 큰 환경에서도 안정적이 동작이 가능한 Inmarsat M4 시스템을 위한 carrier recovery loop 루프를 제안한다. 제안된 carrier recovery loop는 우선 carrier recovery 이전에 UW 신호 detection 을 위해 주파수 옵셋에 강인한 differential filter 기반의 noncoherent 방식의 detector를 이용하여 UW detection을 수행하였으며, 이후 초기 주파수 옵셋 포착을 위해 UW(Unique Word) 신호를 이용한 차동 방식의 CP(Cross Product)-AFC를 적용하였다. 또한 일반적으로 알려진 16-QAM NDA (Non Data Aided) 방식 대신 안정적인 jitter 성능을 위하여 16-QAM DD(Decision Directed) 방식의 PLL 을 적용하여 위상 추적을 수행하였으며, 성능 검증을 통해 제안된 16-QAM carrier recovery loop가 만족스러운 성능과 신뢰성 있는 동작이 가능함을 입증하였다.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.236-244
• /
• 2003

본 논문에서는 기존에 값비싼 BiCMOS 공정으로 주로 구현되던 이동통신 단말기용 RF단 및 IF단 회로들을 CMOS 회로로 설계하고, 최종적으로 PCS 대역 송신용 CMOS RF/IF 단일 칩을 설계하였다. 설계된 회로는 IF PLL 주파수합성기, IF Mixer, VGA등을 포함하는 IF 단과, SSB RF Mixer 블록과 구동 증폭기를 포함하는 RF 단으로 구성되며, 디지털 베이스밴드와 전력증폭기 사이에 필요한 모든 신호처리를 수행한다. 설계된 IF PLL 주파수합성기는 100kHz의 옵셋 주파수에서 -114dBc/Hz의 위상잡음 특성을 보이며, lock time은 $300{\mu}s$보다 작고, 3V 전원에서 약 5.3mA의 전류를 소모한다. IF Mixer 블록은 3.6dB의 변환이득과 -11.3dBm의 OIP3 특성을 보이며, 3V 전원에서 약 5.3mA의 전류를 소모한다. VGA는 모든 이득 설정시 3dB 주파수가 250MHz 보다 크며, 약 10mA의 전류를 소모한다. 설계된 RF단 회로는 14.93dB의 이득, 6.97dBm의 OIP3, 35dBc의 image 억압, 31dBc의 carrier 억압 등의 특성을 보이며, 약 63.4mA의 전류를 소모한다. 설계된 회로는 현재 $0.35{\mu}m$ CMOS 공정으로 IC 제작 중에 있다. 전체 칩의 면적은 $1.6㎜{\times}3.5㎜$이고 전류소모는 84mA이다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.929-935
• /
• 2003

ATM 교환기 망동기용 아날로그/디지털 혼합형 ASIC을 설계 제작하였다. 이 ASIC은 상대 시스템으로부터 전송되어온 46.94 MHz의 클럭을 이용하여 234.7/46.94 MHz의 시스템용 클럭 및 77.76/19.44 MHz의 가입자용 클럭을 발생시키는 역할을 하며, 전송된 클럭의 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속 클럭 발생을 위한 2개의 아날로그 PLL 회로는 전주문 방식으로, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준 셀 방식으로 설계하였다. 또한, 아날로그 부분에는 일반 CMOS 공정으로 제작 가능한 저항 및 커패시터를 사용함으로서 0.8$\mu\textrm{m}$ 디지털 CMOS 공정으로 칩을 제작 가능케 하여 제작비용도 줄였다. 제작된 칩을 측정한 결과 234.7 MHz 및 19.44 MHz의 안정된 클럭을 발생하였으며, 클럭의 실효 지터도 각각 4 ㎰ 및 17 ㎰정도로 낮게 나타났다.

• 한국전자파학회논문지
• /
• 제17권2호
• /
• pp.171-177
• /
• 2006

클락 유지 기능을 가지는 저가의 고성능 40 Gb/s 클락 복원기를 위상 고정 루프를 적용하여 설계 및 제작하였다. 클락 복원기는 클락 추출기, RF 믹서, 주파수 판별기, 위상 변환기, 클락 유지 회로로 구성되어 있다. 추출된 40 GHz 클락은 10 GHz 유전체 공진 발진기와 위상이 동기된다. 위상 고정 루프를 사용한 클락 복원기는 기존의 유전체 공진 필터를 사용한 개방형 클락 복원기에 비해 클락의 안정성과 지터 특성이 크게 향상되었다. 측정된 지터의 실효치는 230 fs였다. 또한 입력 신호가 끊어질 경우, 유지 회로에 의해 연속적인 클락 유지가 가능하였다.

• 한국전자파학회논문지
• /
• 제20권11호
• /
• pp.1178-1185
• /
• 2009

본 논문은 2.5 MHz 간격으로 광대역 주파수를 발생하며 응답 시간이 400 nsec 이하인 초고속 이산(discrete) 주파수 합성기를 제안한다. 제안한 주파수 합성기는 고정 주파수 위상 제어 루프(PLL)와 주파수 분배기를 이용해 16개의 기준 신호를 생성하고, 이들을 선택하여 주파수 혼합하는 방식으로 710~1,610 MHz내에서 2.5 MHz 간격의 이산 주파수 신호를 고속으로 생성한다. 제작된 주파수 합성기의 주파수 천이 응답 시간은 평균 350 nsec, 고조파를 비롯한 모든 불요파 신호는 -60 dBc 이하, 위상 잡음 특성은 -94 dBc/Hz @100 Hz, 출력 세기는 평균 21.5 dBm, 평탄도는 2.65 dB 이하로 측정되었다. 또한 주파수 천이 응답 속도를 측정하는 새로운 기법의 측정 방법이 제안되었다.

• 대한전자공학회논문지SD
• /
• 제49권7호
• /
• pp.23-29
• /
• 2012

디지털 PLL의 핵심블록이 되는 디지털 제어 발진기를 LC 구조를 기반으로 설계하고 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 2개의 교차쌍 구조의 NMOS 코어를 이용하여 광대역 특성을 구현하였으며, PMOS 배랙터쌍을 이용하여 수 aF의 작은 캐패시터값의 변화를 얻을 수 있었다. 캐패시터 축퇴 기법을 사용하여 캐패시턴스 값을 감소시키어 고해상도 주파수 특성을 구현하였다. 또한, 노이즈 필터링 기법을 바이어스 회로 등에 적용하여 위상잡음에 강한 구조로 설계를 하였다. 측정결과 중심주파수 2.7GHz에서 2.5GHz의 주파수 대역의 출력이 가능하였으며 2.9 ~ 7.1kHz의 높은 주파수해상도를 얻을 수 있었다. 미세튜닝범위와 코어의 전류 바이어스는 4개의 PMOS 배열을 통하여 제어가 가능하도록 하여 유연성을 높였다. 1.8V 전원에서 전류는 17~26mA 정도를 소모하였다. 설계한 DCO는 다양한 통신시스템에 응용이 가능하다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.223-228
• /
• 2007

본 논문에서는 고속 주파수 도약과 높은 주파수 분해도 그리고 광역 주파수 신호를 발생하는 디지털 주파수 합성기를 설계하고 구현한다. 고속 주파수 도약과 미세한 도플러 주파수 보정을 위한 높은 주파수 분해도를 갖는 DDS 기술과 직접 주파수 변환을 위한 광대역 PLL 기술을 적용하여 DVB-RCS 전송을 위한 전송 중간 주파수 신호를 직접 발생하는 주파수 합성기를 구현한다. $2.5{\sim}3.0$ GHz 대역의 500 MHz 사용 주파수 대역내에서 -50 dBc 이하의 스퓨리어스 신호 억압을 제공하고, 0.233 Hz의 세밀한 주파수 분해도와 125 ns 이하의 고속 주파수 도약 특성을 갖는 DFS구조를 갖는다. 또한 제작된 DFS는 광대역 사용주파수 영역에서 3 dB 이내의 이득 평탄도를 나타내었으며, 위상잡음은 1 KHz ?낵쩔【? -75 dBc/Hz의 양호한 특성을 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.521-522
• /
• 2006

This paper presents behavioral models using SIMULINK and Verilog-a for a PLL based fractional-N frequency synthesizer. The SIMULINK modeling was built in the frequency-time mixed domain whereas the Verilog-a modeling was built purely in the time domain. The simulated results of the two models were verified to show the same performance within the error tolerance. This top-down design method can provide the readiness for the transistor-level design.

• 방송공학회논문지
• /
• 제4권2호
• /
• pp.164-175
• /
• 1999

본 논문에서는 QPSK 디지틀 전송 기술을 사용하는 위성방송 전송 시스템에 대한 위성 채널 특성과 전송 신호 특성에 대한 영향을 분석하여 전송 시스템의 설계 기준점을 결정할 수 있도록 하였다. 전송 채널 특성에 의한 열화도는 약 2.0dB, 전송 신호 스펙트럼 특성에 의한 열화는 0.4dB, 그리고 수신기 특성에 대해 약 0.2dB의 열화 특성을 갖는 위성 및 전송 시스템에 대한 가용 설계 파라미터 값들을 제안하였다. 열화 특성을 만족하는 설계 파라미터 값들은 ${\pm}\;0.5dB$ 이내의 진폭 응답 특성 그리고 0.1nsec/MHz, $0.2sec/MHz^2$ 이내의 전파 지연 특성을 나타내었다. 또한, 최대 서비스 가용도를 갖는 위성 전송 시스템의 TWTA 동작은 0dB OBO가 적당하며, 위상 잡음 영향을 최소화하기 위해서는 0.707 damping 계수 및 40kHz 대역폭을 갖는 PLL 회로가 최적의 동작 특성을 나타내었다. 본 논문의 시스템 성능 분석 및 설계 파라미터 값들은 위성을 통한 고속 데이터 전송 시스템에 대한 설계 기준점으로 활용될 수 있다.

• 한국전자통신학회논문지
• /
• 제11권6호
• /
• pp.591-596
• /
• 2016

본 논문은 전술통신시스템에 사용되는 고속주파수 도약용 RF송수신기의 설계 및 구현에 대한 연구를 주제로 하였다. L대역의 송/수신 주파수를 초당 수만홉으로 도약하여 간섭에 대한 내성을 극대화가 가능하고 대 전자전 기능을 가지는 통신시스템에 적용이 가능하다. 고속주파수 도약이 가능하기 위해서는 DDS Driven PLL 방식을 적용한 고속 주파수 도약부가 필수적으로 필요하다. 본 논문에서는 전술통신시스템의 고속주파수 기능을 가지는 RF송수신기 설계 및 시뮬레이션 분석을 하였고, 구현 후 주요기능 및 성능에 대한 시험을 하였다. 시험을 통하여 초당 수만홉 고속 도약을 입증하였으며, 주요 송신출력, 수신 잡음지수 등의 RF 주요성능을 측정하였다. VSG(: Vector Signal Generator) 및 VSA(: Vector Signal Analyzer)를 사용하여 ${\pi}/4$ DQPSK 변조신호를 발생시켜, 성상도 및 EVM(: Error Vector Magnitude)을 측정하여 전술통신시스템에 적용하는데 문제가 없음을 사전 검증하였다.