• 마이크로전자및패키징학회지
• /
• 제28권4호
• /
• pp.31-39
• /
• 2021

본 논문에서는 FEM(유한요소법)을 사용하여 PoP (Package on Package)용 PCB를 unit(유닛)과 substrate(서브스트레이트)로 분리한 warpage 해석과 warpage에 미치는 층별 두께의 영향도 분석과 층별 두께 조건을 다구찌법에 의한 SN비(Signal-to-Noise ratio)로 분석하였다. 해석 결과에 의하면 유닛 PCB는 회로층의 영향이 대단히 높았는데 특히 외층의 영향도가 높았다. 반면에 서브스트레이트 PCB는 회로층의 영향도가 높았으나 유닛 PCB에 비해 상대적으로 낮았으며 오히려 솔더 레지스트의 영향도가 증가하였다. 따라서 유닛 PCB와 서브스트레이트 PCB를 동시에 고려하여 PoP PCB의 층별 구조는 외부와 내부 회로층은 두껍게, 윗면 솔더 레지스트는 얇게 설계하고 바닥면 솔더 레지스트의 두께를 5 ㎛와 25 ㎛ 사이의 두께를 선정하는 바람직하다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제11권3호
• /
• pp.245-249
• /
• 2011

Through the test of ESD(Electro Static Discharge) for PCB circuit, we are able to research on the ESD effect. This paper also studys on the ESD test method for measurement. In the measurement of the discharge current, we used current probe(TC-1). The applied voltage to the PCB metal is -3 kV HBM mode. In conclusion ESD influences exponentially greater impact in nearer PCB circuit.

• 산업기술연구
• /
• 제21권B호
• /
• pp.67-74
• /
• 2001

According as the patterns of PCB (Printed Circuit Board) become denser and complicated, quality and accuracy of PCB influence the performance of final product. It's attempted to obtain trust of 100% about all of parts. Because human inspection in mass-production manufacturing facilities are both time-consuming and very expensive, the automation of visual inspection has been attempted for many years. Thus, automatic visual inspection of PCB is required. In this paper, we used an algorithm which compares the reference PCB patterns and the input PCB patterns are separated an object and a scene by filtering and edge detection. And than compare two image using pattern matching algorithm. We suggest an defect inspection algorithm in PCB pattern, to be satisfied low cost, high speed, high performance and flexibility on the basis of $640{\times}480$ binary pattern.

• 한국재료학회지
• /
• 제13권4호
• /
• pp.239-245
• /
• 2003

In order to explore the possibility to extract precious metals from PCB(Printed Circuit Board) scrap by gravity separation, a high temperature melting process was adopted, from the recycling view point, to investigate the influence of viscosity on A1$_2$$O_3$-CaO$-SiO_2$ slag system composed of PCB scrap. For optimizing the pre-treatment process of PCB scrap, an experimental condition for the complete calcination and oxidation of organic materials in PCB scrap was established and a quantitative analysis of oxidized PCB scrap was also carrie out. It was found that 6 hours were enough for the complete oxidation of PCB scrap at 1273 K in an atmosphere condition. A slag, l5wt%$A1_2$$O_3$-45wt%CaO-40wt%SiO$_2$, was chosen as a basic slag composition which is determined based on the quantitative analysis of PCB scrap. Viscosities were measured in slag systems both made from pure fluxes and from PCB scrap with additional fluxes. Slag viscosities composed of pure fluxes were measured to be 5.29 poise and 30.52 poise at temperatures of 1773 and 1573 K, whereas that of PCB scrap with additional fluxes were 3.37 poise and 69.89 poise, respectively.

• 한국전기전자재료학회논문지
• /
• 제23권4호
• /
• pp.298-302
• /
• 2010

We investigated the resistance change behavior of SABiT (Samsung Advanced Bump interconnection Technology) technology-applied PCB (Printed Circuit Board) with the various bump sizes and fabrication conditions. Many testing samples with different bump size, prepreg thickness, number of print on the formation of Ag paste bump, were made. The resistance of Ag paste bump itself was calculated from the Ag paste resistivity and bump size, measured by using 4-point probe method and FE-SEM (Field Emission Scanning Electron Microscope), respectively. The contact resistance between Ag paste bump and conducting Cu line were obtained by subtracting the Cu line and bump resistances from the measured total resistance. It was found that the contact resistance drastically changed with the variation of Ag paste bump size and the contact resistance had the largest influence on total resistance. We found that the bump size and contact resistance obeyed the power law relationship. The resistance of a circuit in PCB can be estimated from this kind of relationship as the bump size and fabrication technique vary.

• 한국산학기술학회논문지
• /
• 제16권6호
• /
• pp.3667-3671
• /
• 2015

PCB(Printed circuit board) 장착을 주목적으로 하는 포밍공정에서 주름을 발생시키지 않으면서, 실험을 통하여 재료의 두께 변화를 고찰하였다. 실험결과 제 1공정의 포밍 높이는 제 2공정에서의 재료두께 변화에 크게 영향을 미치는 것으로 나타났으며, 제 1공정에서 다이의 입구 모서리는 제품높이 50%정도의 라운드를 가져야 하며, 포밍의 높이는 원래의 제품보다 재료의 두께만큼 높게 하여야 한다. 또한 제 1공정에서 포밍형상을 구현하면 재료의 두께가 85%로 얇아지고 제 2공정에서 리스트라이킹시 재료의 두께가 80%로 얇아진다. 그러므로 정확한 형상을 구현하기 위해서는 재료가 얇아지는 것을 고려하여 다이는 원제품의 형상을 유지하고 펀치는 원제품의 깊이에 재료 두께의 20%이상 더한 값만큼 길이를 길게 하여야 압축의 효과를 얻을 수 있다.

• 한국전자파학회지:전자파기술
• /
• 제6권4호
• /
• pp.28-36
• /
• 1995

PCB의 전자파 복사는 전자 회로 설계에서 중요한 문제로 부각되고 있는데, PCB의 전자파 복사를 감소시키는 한 방법으로 영상 평면의 사용이 고려되고 있다. 본 논문은 PCB 전류 라인의 전자파 복사에 미치는 영상평면의 영향을 해석한 것으로, 전류 라인 아래, 위로 한 층 및 두 층식 영상 평면을 둔 구조에 대해 수치해석적으로 영상 평면에 의한 전자파 감쇠효과를 계산 하였다. 영상 평면에 유도되는 전류 분포를 모멘트 기법을 이용 하여 구했으며 전자파 복사 패턴을 서로 다른 영상 평면 구조와 비교하였고, 영상 평면의 폭과 전류 라인과 영상 평면 가이의 간격 및 신호 전류의 주파수가 최대 복사 전계에 미치는 영향을 분석하였다.

• 대한전자공학회논문지TC
• /
• 제42권12호
• /
• pp.159-164
• /
• 2005

최근 정보량의 증가로 고속 디지털 회로를 요구하고 있다. 이에 따라 소형 고주파 회로에 전자기 특성이 중요하게 대두되었다. 그래서 불완전한 그라운드 상에 PCB 회로의 고속 디지털 전송라인에 대한 신호 집적도와 두 평행 선로 사이의 결합특성을 3차원 전자기 해석법인 시간영역 유한차분법을 이용하여 해석하였다. FDTD 시뮬레이션 결과는 상용 회로 소프트웨어 툴인 ADS 시뮬레이터와 비교하였고, 집중 소자 모델링, 주파수에 따른 슬롯에 의한 전자파의 방사 등을 해석하였다. 결과로써 마이크로스트립 선로 아래 슬롯이 있는 경우 신호의 전송에 큰 영향을 끼치는 것을 알 수 있다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.277-284
• /
• 2012

본 논문은 EMI(Electro Magnetic Interference) 잡음의 주된 원인인 각 회로의 임피던스 부정합, 고속 데이터 인터페이스 그리고 PCB(Printed Circuit Board) 상에서 전원/접지 구조에 의한 불안정 잡음을 주파수 대역별로 분석하여 각 원인별 잡음 개선 방안을 제시하였다. 또한 이를 통해 무선 비디오 데이터를 전송하는데 사용되는 차량용 무선 비디오 스트림 시스템 설계방안을 제안하였다. 잡음 개선 방안으로 회로 신호의 임피던스 정합과 PCB 라인의 내층 설계, 전원/접지 구조 개선을 통해 시스템의 잡음 개선을 수행하였다. 구현된 시스템은 EMI 규제에 따라 각 대역에서 40[dBuV/m]와 47[dBuV/m]내로 잡음 개선을 하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 추계학술대회 논문집
• /
• pp.625-628
• /
• 1999

Recently. high-density printed circuit boards(PCB) become indispensable with the minaturization of components. Nickel is deposited on the copper patterns and followed by the gold deposition for improving connection reliability between the printed circuit boards and electronic components. Conventionally electrodeposition has been applied to metalization of copper patterns. However metalization by this method is not applicable for the isolated fine and concentrated patterns. Therefore, metalization technology of the fine patterns by electroless plating is required in place of electrodeposition. The application of electroless nickel plating for interconnection with solder strongly relies on the solderability and the interactions between nickel and solder. Factors such as phosphorus content of the deposit additive and bath temperature may influence solderability of the electroless nickel deposit. So solderability of electroless nickel/ gold deposits was investigated with substrates plated changing the condition of nickel solution.