• 한국전기전자재료학회논문지
• /
• 제18권12호
• /
• pp.1069-1074
• /
• 2005

In this work, nano-needle structures ate formed to solve problem, related to low density of quantum dots for nano floating gate memory. Such structures ate fabricated and electrical properties' of MIS devices fabricated on the nano-structures are studied. Nano floating gate memory based on quantum dot technologies Is a promising candidate for future non-volatile memory devices. Nano-structure is fabricated by reactive ion etching using $SF_6$ and $O_2$ gases in parallel RF plasma reactor. Surface morphology was investigated after etching using scanning electron microscopy Uniform and packed deep nano-needle structure is established under optimized condition. Photoluminescence and capacitance-voltage characteristics were measured in $Al/SiO_2/Si$ with nano-needle structure of silicon. we have demonstrated that the nano-needle structure can be applicable to non-volatile memory device with increased charge storage capacity over planar structures.

• 한국전기전자재료학회논문지
• /
• 제18권5호
• /
• pp.439-444
• /
• 2005

We investigated the structural and electrical properties of BLT films grown on Si covered with $ZrO_{2}$ buffer layer. The BLT thin film and $ZrO_{2}$ buffer layer were fabricated using a metalorganic decomposition method. The electrical properties of the MFIS structure were investigated by varying thickness of the $ZrO_{2}$ layer. AES and TEM show no interdiffusion and reaction that suppressed using the $ZrO_{2}$ film as a buffer layer The width of the memory window in the C-V curves for the MFIS structure decreased with increasing thickness of the $ZrO_{2}$ layer. It is considered that the memory window width of MFIS is not affected by remanent polarization. Leakage current density decreased by about four orders of magnitude after using $ZrO_{2}$ buffer layer. The results show that the $ZrO_{2}$ buffer layers are prospective candidates for applications in MFIS-FET memory devices.

• 한국인터넷방송통신학회논문지
• /
• 제19권6호
• /
• pp.139-144
• /
• 2019

비휘발성 메모리는 높은 용량과 DRAM에 준하는 수준의 접근 성능을 제공하여 차세대 메모리 기술로 각광을 받고 있다. 최근 미국 반도체 시장을 중심으로 비휘발성 메모리가 상용화 되면서 그 활용 방법에 대한 관심은 더욱 고조되고 있다. 그러나 비휘발성 메모리는 쓰기 연산 시 셀이 마모되는 물리적 특성을 가지고 있어 마모 평준화를 수행하지 않으면 특정 셀의 과도한 마모로 메모리의 용량이 감소되는 현상이 발생할 수 있다. 본 논문은 현재 균형 이진 탐색 트리로 널리 사용되고 있는 레드-블랙 트리(Red-black tree)가 비휘발성 메모리 위에서 동작할 때 잦은 리밸런싱 동작이 트리의 상위 레벨 노드들의 빈번한 쓰기를 발생시켜 특정 셀의 마모를 가속화 시킨다는 것을 관찰하고, 이를 해결하기 위한 새로운 형태의 레드-블랙 트리를 제안한다. 실제 시스템에서 추출한 레드-블랙 트리 접근 트레이스를 활용한 성능평가에서 제안된 레드-블랙 트리는 기존 자료구조 대비 셀 간의 쓰기 횟수 편차를 최대 12.5% 감소시킴을 보여주었다.

• 한국정보통신학회논문지
• /
• 제13권6호
• /
• pp.1123-1127
• /
• 2009

본 연구는 비정질실리콘 박막트랜지스터를 비휘발성 메모리소자로 제작함으로써 스위칭 소자로 사용되는 박막 트랜지스터(TFT)의 응용범위를 확대시키고, 비정질 실리콘 사용에 따라 대면적화에 적합하고 아울러 값싼 기판을 사용할 수 있게 한 비정질 실리콘 비휘발성 메모리소자에 관한 것이다. 이와 같은 본 연구는 유리기판과 그 유리기판위에 증착시켜 패터닝한 게이트, 그 게이트를 덮어씌운 제1 절연층, 그 제1 절연층위에 증착시켜 패터닝한 플로우팅 게이트와 그 플로우팅 게이트를 덮어씌운 제2 절연층, 그 제2 절연층위에 비정질실리콘을 증착시킨 액티브층과 그 액티브층위에 n+ 비정질실리콘을 증착시켜 패터닝한 소오스/드레인층 그리고 소오스/드레인층 위에 증착시킨 소오스/드레인층 전극으로 비정질실리콘 박막트랜지스터 비휘발성 메모리소자를 구성한다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제22권10호
• /
• pp.497-503
• /
• 2016

비휘발성 메모리 같은 차세대 저장장치의 등장으로 저장장치 지연시간은 거의 사라질 것이다. 예전에는 저장장치 지연시간이 가장 큰 문제였기 때문에 소프트웨어의 효율성은 중요한 문제가 아니었다. 하지만 이제는 소프트웨어 오버헤드가 해결해야 할 문제점으로 나타나고 있다. 소프트웨어 오버헤드를 최소화하기 위해 많은 연구자들은 메모리 매핑을 이용한 파일 입출력 기법을 제안하고 있다. 메모리 맵 파일 입출력 기법을 사용하면 기존 운영체제의 복잡한 파일 입출력 스택을 피할 수 있을 뿐 아니라 빈번한 사용자/커널 모드 변환도 최소화할 수 있다. 또한 다수의 메모리 복사 오버헤드도 최소화 할 수 있다. 하지만 메모리 맵 파일 입출력 기법에도 해결해야 할 문제점이 존재한다. 메모리 맵 파일 입출력 메커니즘도 느린 블록 디바이스를 효율적으로 관리하기 위해 설계된 기존 운영체제의 일부이기 때문이다. 본 논문에서는 메모리 맵 파일 입출력의 오버헤드 문제점을 설명하고 실험을 통해 그 문제점을 확인한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.211.2-211.2
• /
• 2014

Epitaxial complex oxide thin film heterostructures have attracted a great attention for their multifunctional properties, such as ferroelectricity, and ferromagnetism. Two dimensional electron gas (2DEG) confined at the interface between two insulating perovskite oxides such as LaAlO3/SrTiO3 interface, provides opportunities to expand various electronic and memory devices in nano-scale. Recently, it was reported that the conductivity of 2DEG could be controlled by external electric field. However, the switched conductivity of 2DEG was not stable with time, resulting in relaxation due to the reaction between charged surface on LaAlO3 layer and atmospheric conditions. In this report, we demonstrated a way to control the conductivity of 2DEG in non-volatile way integrating ferroelectric materials into LAO/STO heterostructure. We fabricated epitaxial Pb(Zr0.2Ti0.8)O3 films on LAO/STO heterostructure by pulsed laser deposition. The conductivity of 2DEG was reproducibly controlled with 3-order magnitude by switching the spontaneous polarization of PZT layer. The controlled conductivity was stable with time without relaxation over 60 hours. This is also consistent with robust polarization state of PZT layer confirmed by piezoresponse force microscopy. This work demonstrates a model system to combine ferroelectric material and 2DEG, which guides a way to realize novel multifunctional electronic devices.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2006년도 추계학술발표대회 및 제11회 신소재 심포지엄
• /
• pp.14.1-14.1
• /
• 2006

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.274-282
• /
• 2016

This paper proposes code optimization techniques to reduce energy consumption of complex multimedia applications in a hybrid memory system with volatile dynamic random access memory (DRAM) and non-volatile spin-transfer torque magnetoresistive RAM (STT-MRAM). The proposed approach analyzes read/write operations for variables in an application. Based on the profile, variables with a high read operation are allocated to STT-MRAM, and variables with a high write operation are allocated to DRAM to reduce energy consumption. In this paper, to optimize code for real-life complicated applications, we develop a profiler, a code modifier, and compiler/link scripts. The proposed techniques are applied to a Fast Forward Motion Picture Experts Group (FFmpeg) application. The experiment reduces energy consumption by up to 22%.

• Journal of Advanced Marine Engineering and Technology
• /
• 제29권6호
• /
• pp.707-712
• /
• 2005

PRAM (Phase change random access memory) is one of the most promising candidates for next generation Non-volatile Memories. The Phase change materials have been researched in the field of optical data storage media. Among the phase change materials. $Ge_2Sb_2Te_5$ is very well known for its high optical contrast in the state of amorphous and crystalline. However the characteristics required in solid state memory are quite different from optical ones. In this study. the structural Properties of GeSbTe thin films with composition were investigated for PRAM. The 100-nm thick $Ge_2Sb_2Te_5$ and $Sb_2Te_3$ films were deposited on $SiO_2/Si$ substrates by RF sputtering system. In order to characterize the crystal structure and morphology of these films. x-ray diffraction (XRD). atomic force microscopy (AFM), differential scanning calorimetry (DSC) and 4-point measurement analysis were performed. XRD and DSC analysis result of GST thin films indicated that the crystallization of $Se_2Sb_2Te_5$ films start at about $180^{\circ}C$ and $Sb_2Te_3$ films Start at about $125^{\circ}C$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.134-135
• /
• 2008

Ultra-thin $SiO_2/ZrO_2$ dielectrics were deposited by atomic layer chemical vapor deposition (ALCVD) method for non-volatile memory application. Metal-oxide-semiconductor (MOS) capacitors were fabricated by stacking ultra-thin $SiO_2$ and $ZrO_2$ dielectrics. It is found that the tunneling current through the stacked dielectric at the high voltage is lager than that through the conventional silicon oxide barrier. On the other hand, the tunneling leakage current at low voltages is suppressed. Therefore, the use of ultra-thin $SiO_2/ZrO_2$ dielectrics as a tunneling barrier is promising for the future high integrated non-volatile memory.