• 한국정보처리학회논문지
• /
• 제6권8호
• /
• pp.2098-2115
• /
• 1999

신경망 회로의 해석에서 아직 해결하지 못하는 부분이 은닉층(hidden layer)의 해석이다. 본 논문에서는 신경망 회로의 기본적인 구성회로로써 하나의 입력(p levels)과 하나의 출력(q levels)을 갖는 2-layer Core-Net를 정의하고, 이 Core-Net의 처리 가능 용량(the capacity)은 2차원 무게값 공간(weight space)을 나눌 수 있는 영역의 수로, {{{{ {a}_{p,q} = {{q}^{2}} over {2}p(p-1)- { q} over {2 } (3 { p}^{2 } -7p+2)+ { p}^{2 }-3p+2}}}}임을 수학적 귀납법으로 증명하였다. 이 Core-Net로 신경망 회로의 중간층 해석이 가능함을 시뮬레이션 예제를 통하여 보였다.

• 한국전자통신학회논문지
• /
• 제10권5호
• /
• pp.539-548
• /
• 2015

본 논문에서는 프로세서별 서로 다른 버스에 서로 다른 운영체제를 갖는 멀티코어 시스템에서 공유 메모리 기능을 구현하고, 임베디드 리눅스 시스템을 통하여 두 프로세서 사이에서 공유 메모리 기능을 실험하였다. 듀얼 버스 구조에서 공유 메모리 구현을 위해 메모리 컨트롤러를 이용하였으며, 리스트 자료구조를 통하여 공유 메모리 세그먼트를 관리한다. AMP 멀티 코어 실험을 위하여 2개의 프로세서 코어에 리눅스 운영체제를 탑재하도록 하였다. 그리고 공유 메모리 테스트를 위하여 구현된 커널 모듈을 이용하여 공유 메모리 생성 및 이용이 가능함을 확인 하였다.

• Journal of Communications and Networks
• /
• 제7권3호
• /
• pp.377-384
• /
• 2005

The purpose of this research is to develop and evaluate a traffic engineering architecture that uses local state information. This architecture is applied to an Internet protocol radio access network (RAN) that uses multi-protocol label switching (MPLS) and differentiated services to support mobile hosts. We assume mobility support is provided by a protocol such as the hierarchical mobile Internet protocol. The traffic engineering architecture is router based-meaning that routers on the edges of the network make the decisions onto which paths to place admitted traffic. We propose an algorithm that supports the architecture and uses local network state in order to function. The goal of the architecture is to provide an inexpensive and fast method to reduce network congestion while increasing the quality of service (QoS) level when compared to traditional routing and traffic engineering techniques. We use a number of different mobility scenarios and a mix of different types of traffic to evaluate our architecture and algorithm. We use the network simulator ns-2 as the core of our simulation environment. Around this core we built a system of pre-simulation, during simulation, and post-processing software that enabled us to simulate our traffic engineering architecture with only very minimal changes to the core ns-2 software. Our simulation environment supports a number of different mobility scenarios and a mix of different types of traffic to evaluate our architecture and algorithm.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.260-263
• /
• 2017

다종의 CPU를 기반으로 ADC와 DC-DC 변환기를 포함하며 2M-byte의 SRAM이 내장된 SoC가 제안되었다. CPU 코어는 12-bit MENSA 코어, 32-bit Symmetric Multi-core 프로세서, 16-bit CDSP로 구성된다. 외부 SDRAM 메모리를 제거하기 위해 내부의 2M-byte SRAM을 설계하였으나 SRAM 블록들이 넓은 영역에 분포하여 기생 성분에 의해 속도가 저하되므로 SRAM을 작게 분할하여 레이아웃 하였다. 설계된 SoC는 55nm 공정으로 개발되었으며 속도는 200MHz이다.

• 한국정밀공학회지
• /
• 제21권5호
• /
• pp.38-45
• /
• 2004

As optical communication is being substituted for telecommunication, the demand of a large variety of fiber optic components is increasing. V-groove substrates, one of the module components, are used to connect optical fibers to optical planar circuits and to arrange fibers. Their applications are multi-channel optical connectors and optical waveguide fiber coupling, etc. Because these substrates are a critical part of the splitter in a multiplexer and a multi fiber connector, precise and reliable fabrication process is required. For precisely aligning core pitch between fibers, machined core pitch tolerance should be within sub-microns. Therefore, these are generally produced by state-of-the-art micro-fabrication like MEMS. However, most of the process equipment is very expensive. It is also difficult to change the process line for custom designs to meet specific requirements using various materials. For various design specifications such as different values of the V angle and low-priced process, the fabrication method should be flexible and low cost. To achieve this goal, we have suggested a miniaturized machine tool with high accuracy positioning system. Through this study, it is shown that this cutting process can be applied to produce V-groove subtracts. We also show the possibility of using a miniaturized machining system for producing small parts.

• 정보보호학회논문지
• /
• 제21권6호
• /
• pp.161-169
• /
• 2011

최근 지능형 비디오 감시 시스템은 영상 분석 및 인식기술 등의 보다 진화된 기술 개발을 요구하고 있다. 특히, 비디오 영상에서 객체를 식별하기 위하여 Support Vector Machine(SVM)과 같은 기계학습 알고리즘이 이용된다. 그러나 SVM은 대용량의 데이터를 학습시키기 위하여 많은 계산량이 필요하기 때문에 수행시간을 효율적으로 감소시키기 위하여 병렬처리 기법을 적용할 필요가 있다. 본 논문에서는, 최근 사용이 증가하고 있는 멀티코어 프로세서를 활용한 SVM 학습의 병렬처리 방법을 제안한다. 4-코어 프로세서를 이용한 실험 결과, 제안 방법은 SVM 학습의 순차처리 방법과 비교하여 2.5배 정도 수행시간이 감소됨을 확인하였다.

• Nuclear Engineering and Technology
• /
• 제54권7호
• /
• pp.2635-2649
• /
• 2022

CEFR is a small core-size sodium-cooled fast reactor (SFR) using high enrichment fuel with stainless-steel reflectors, which brings a significant challenge to the deterministic methodologies due to the strong spectral effect. The neutronic simulation of the start-up experiments conducted at the CEFR have been performed with a deterministic code system RAST-F, which is based on the two-step approach that couples a multi-group cross-section generation Monte-Carlo (MC) code and a multi-group nodal diffusion solver. The RAST-F results were compared against the measurement data. Moreover, the characteristic of neutron spectrum in the fuel rings, and adjacent reflectors was evaluated using different models for generation of accurate nuclear libraries. The numerical solution of RAST-F system was verified against the full core MC solution MCS at all control rods fully inserted and withdrawn states. A good agreement between RAST-F and MCS solutions was observed with less than 120 pcm discrepancies and 1.2% root-mean-square error in terms of k_eff and power distribution, respectively. Meanwhile, the RAST-F result agreed well with the experimental values within two-sigma of experimental uncertainty. The good agreement of these results indicating that RAST-F can be used to neutronic steady-state simulations for small core-size SFR, which was challenged to deterministic code system.

• Journal of Platform Technology
• /
• 제10권2호
• /
• pp.3-9
• /
• 2022

본 논문에서는 멀티코어 프로세서 및 매니코어 프로세서에서의 스캐터 통신 성능을 최대화 하기 위하여 프로세싱 노드의 통신채널 상태를 고려하는 기법을 32개 코어로 구성된 멀티코어 프로세서에 적용하였다. 기존의 스캐터 알고리즘은 프로세싱 노드들의 통신채널 상태를 확인할 수 없기 때문에 일반적으로 초기 셋팅 된 전송순서에 따라서 통신을 수행한다. 이 경우 프로세서 내부의 모든 프로세싱 노드에서 기존 수행 중인 통신이 종료된 후에야 스캐터 통신이 시작되는데, 이때 발생하는 전송 대기 시간을 줄임으로서 스캐터 통신 성능을 향상 시킬 수 있다. 본 기법에 의하여 스캐터 통신 성능이 향상되었고, BFM 시뮬레이션을 통하여 기존 알고리즘 대비 최대 78.93%의 성능 향상이 있음을 확인하였다.

• Nuclear Engineering and Technology
• /
• 제56권3호
• /
• pp.873-879
• /
• 2024

A sodium-cooled fast reactor (SFR) core has a potential of prompt criticality due to a change of core material distribution during a severe accident, and the resultant energy release has been one of the safety issues of SFRs. In this study, the safety assessment of an unprotected loss-of-flow (ULOF) in a small SFR (SSFR) has been performed using the SIMMER-IV computer code, which couples the models of space- and time-dependent neutronics and multi-component, multi-field thermal hydraulics in three dimensions. The code, therefore, is applicable to the simulations of transient behaviors of extended disrupted core material motion and its reactivity effects during the transition phase (TP) of ULOF, including a potential of prompt-criticality power excursions driven by fuel compaction. Several conservative assumptions are used in the TP analysis by SIMMER-IV. It was found out that one of the important mechanisms that drives the reactivity-inserting fuel motion was sodium vapor pressure resulted from a fuel-coolant interaction (FCI), which itself was non-energetic local phenomenon. The uncertainties relating to FCI is also evaluated in much conservative way in the sensitivity analysis. From this study, the ULOF characteristics in an SSFR have been understood. Occurrence of recriticality events under conservative assumptions are plausible, but their energy releases are limited.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권6호
• /
• pp.732-736
• /
• 2010

대량의 데이터 처리 영역에 대한 중요성이 증가하는 가운데 다차원의 속성을 갖는 레코드에 대한 스캔을 필요로 하는 질의처리에 있어 SIMD 명령어 셋을 이용하여 보다 효율적인 스캔성능을 얻을 수 있다. 이러한 배경하에서 이 논문에서 제시하는 기법인 'SIMD 레코드 스캔'은 행-기반의 스캔으로 열-기반의 저장구조를 갖는 기존의 메모리 기반 데이터베이스 시스템에서 조건식 처리나 집계연산등에서의 연산성능을 높이기 위해 열에 종속적으로 SIMD 명령어를 이용하던 것과는 달리 다차원 속성들의 비교가 요구되는 레코드 스캔에서의 효율을 높일 수 있다. 이는 레지스터 및 시스템 메모리의 크기가 증가함에 따라 더 큰 성능향상을 가져올 수 있으며, 멀티코어 기반의 병렬화 기법과 독립적이므로 SIMD를 지원하는 단일 프로세서뿐 아니라 이들로 구성된 멀티코어 프로세서에도 기존 시스템이나 아키텍처를 변경하지 않고도 적용이 가능하다.