• Transactions on Electrical and Electronic Materials
• /
• 제16권5호
• /
• pp.254-259
• /
• 2015

This paper reports the optimized mixed-signal performance of a high-voltage (HV) laterally double-diffused metaloxide-semiconductor (LDMOS) field-effect transistor (FET) with a dual gate oxide (DGOX). The fabricated device is based on the split-gate FET concept. In addition, the gate oxide on the source-side channel is thicker than that on the drain-side channel. The experiment results showed that the electrical characteristics are strongly dependent on the source-side channel length with a thick gate oxide. The digital and analog performances according to the source-side channel length of the DGOX LDMOS device were examined for circuit applications. The HV DGOX device with various source-side channel lengths showed reduced by maximum 37% on-resistance (R_ON) and 50% drain conductance (g_ds). Therefore, the optimized mixed-signal performance of the HV DGOX device can be obtained when the source-side channel length with a thick gate oxide is shorter than half of the channel length.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.281-284
• /
• 2015

디지털 영상 처리는 메모리 소자 등의 급속한 진보에 의해 다양한 응용 분야에 실용화되고 있다. 그러나 영상 처리 과정에서 여러 가지 원인에 의해 잡음이 발생하고 있으며, 잡음들을 제거하기 위한 다양한 방법들이 연구되고 있다. 일반적으로, 영상은 서로 다른 특성을 갖는 복합잡음에 의해 손상된다. 본 논문에서는 영상에 첨가된 복합잡음의 영향을 완화하기 위해, 잡음 형태에 따라 처리하는 필터 알고리즘을 제안하였다. 그리고 객관적 판단을 위해 기존의 방법들과 비교하였으며, 판단의 기준으로 PSNR(peak signal to noise ratio)을 사용하였다.

• ETRI Journal
• /
• 제22권1호
• /
• pp.20-29
• /
• 2000

In this paper, we present a design of video and audio single chip encoder/decoder for portable multimedia application. The single-chip called as video audio signal processor (VASP) consists of a video signal processing block and an audio single processing block. This chip has mixed hardware/software architecture to combine performance and flexibility. We designed the chip by partitioning between video and audio block. The video signal processing block was designed to implement hardware solution of pixel input/output, full pixel motion estimation, half pixel motion estimation, discrete cosine transform, quantization, run length coding, host interface, and 16 bits RISC type internal controller. The audio signal processing block is implemented with software solution using a 16 bits fixed point DSP. This chip contains 142,300 gates, 22 Kbits FIFO, 107 kbits SRAM, and 556 kbits ROM, and the chip size is $9.02mm{\times}9.06mm$ which is fabricated using 0.5 micron 3-layer metal CMOS technology.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.375-379
• /
• 2016

A current subtraction technique with parallel operation system is proposed to remove excessive current in touch screen application. The proposed current subtraction remove the current which go into the input node of charge amplifier. The value of subtraction current is same with current when touch screen is not touched. As a result, charge amplifier output is only proportional to variation of mutual capacitor, which make dynamic rage is increased. Also, Transmitter (Tx) driving signal and subtraction driving signal are out of phase each other. Thus, noise generated in Tx is cancelled. The proposed IC is implemented in a mixed-mode 0.18-um CMOS process. Overall system is designed for touch screen panel (TSP) with 16 driving lines and 8 sensing lines. 5-V supply voltages are used in the proposed circuits. For multiple Tx driving signal, Walsh codes are used and signal frequency is 300 khz. By using proposed technique, dynamic rage is improved 36 dB.

• 대한교통학회지
• /
• 제20권5호
• /
• pp.193-206
• /
• 2002

신호교차로로 구성된 네트워크의 시스템최적 신호시간산정을 위해 Cell Transmission 이론을 교통류 모형으로 활용한 신호최적화 모형을 제안한다. Cell Transmission 모형은 기존에 소개된 신호최적화 모형과는 달리 충격파, 대기행렬의 길이, 그리고 하류부 교차로 대기행렬의 역류(Spillback)과 같은 과포화 현상을 표현하는데 적절한 이론적이고 실제적인 배경을 지원한다. 모형에서 기점을 출발한 수요차량은 종점에 도착할 때까지 경로선택을 통해서, 그리고 신호시스템은 이러한 수요의 움직임 고려하여 신호시간요소의 최적화를 통한 네트워크의 비용을 최소화하기 위해 서로 협력한다는 의미에서 제안된 모형은 시스템 최적화를 의미한다. 모형은 혼합정수계획법으로 정식화되며 최적신호전략과 고정신호전략간의 실험계획을 통해 구축된 모형을 비교·평가한다.

• 융합신호처리학회논문지
• /
• 제6권3호
• /
• pp.148-156
• /
• 2005

본 논문은 혼합 $H_2/H_{\infty}$ 제어를 이용한 강인한 서보시스템의 설계법을 제안하고 이것을 3관성 벤치마크문제에 적용하여 이 방법의 유용성을 확인한다. 먼저 내부모델의 원리를 이용하여 혼합 $H_2/H_{\infty}$ 제어기법을 적용할 수 있는 구조를 제안하고 이 구조의 타당성을 검토한다. 다음에 강인한 서보시스템의 설계조건을 각각 $H_2$ 및 $H_{\infty}$의 설계사양으로 분리한 뒤 제안된 혼합 $H_2/H_{\infty}$ 설계법에 적용하여 설계를 LMI이론에 의하여 실행한다. 마지막으로 3관성벤치마크 문제에서 부가된 몇 가지의 사양을 제안된 혼합 $H_2/H_{\infty}$법에 맞도록 수정한 뒤 제어기의 설계를 통한 설계사양의 만족도를 확인한다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1602-1608
• /
• 2019

본 연구에서 우리는 혼합현실 애플리케이션을 활용해 어린이들에게 다양한 교통상황을 간접적으로 체험하게 하고, 사고의 위험에서 스스로 방어 행동을 할 수 있도록 도움을 주는 "Zetton 어린이 교통안전교육" 애플리케이션을 개발했다. 개발된 애플리케이션은 어린이 교통사고 중 사망률이 높은 사고 유형을 분석해 학습 목표를 정하였고, 목표 달성을 재미있게 체험을 할 수 있도록 개발되었다. 플레이어는 여러 교통상황을 정해진 시나리오를 플레이하는 과정에서 신호체계와 교통정보를 자연스럽게 습득할 수 있도록 체험 중심 콘텐츠가 되도록 개발하였다. 개발된 애플리케이션의 교육 효과성 검증을 위해 방과 후 교육 활동으로 어린이들에게 교통안전교육을 했다. 그 결과 교육 전보다 교육 후에 교통안전에 대한 인식과 학습 목표와 관련된 질문에 올바른 대답 빈도가 높아졌다.

• 정보학연구
• /
• 제12권2호
• /
• pp.39-47
• /
• 2009

Residue Number System is used for the purpose of increasing the speed of processing in the many application parts of Image Processing, Computer Graphic, Neural Computing, Digital Signal Processing etc, since it has the characteristic of parallelism and no carry propagation at each moduli. DRNS has the twice RNS Conversion, it is used to decreases the size of the operator in RNS. But it has a week point on the Second Residue to First Residue Conversion time. So, in this paper SRTFR(Second Residue to First Residue) Converter using MRC(Mixed Radix Conversion) is designed to decrease the size of RTB(Residue to Binary) Converter. Since the proposed SRTFR Converter using MRC(Mixed Rdix Convertion) has a pipeline processing. Also, modular operation is applied to at each partitioned SAM(Subtraction and Addition) and MA(Multiplication and addition). In the following study, the more effective design on MA is needed.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.260-263
• /
• 2000

A technique that uses linear prediction to achieve noise reduction in a voice signal which has been mixed with an ambient noise (Signal to Noise (S-N) ratio = about 0dB) is proposed. This noise reduction method which is based on the linear prediction estimates the voice spectrum while ignoring the spectrum of the noise. The performance of the noise reduction method is first examined using the transversal linear predictor filter. However, with this method there is deterioration in the tone quality of the predicted voice due to the low level of the S-N ratio. An additional processing circuit is then proposed so as to adjust the noise reduction circuit with an aim of improving the problem of tone deterioration. Next, we consider a practical application where the effects of round on errors arising from fixed-point computation has to be minimized. This minimization is achieved by using the lattice predictor filter which in comparison to the transversal type, is Down to be less sensitive to the round-off error associated with finite word length operations. Finally, we consider a practical application where noise reduction is necessary. In this noise reduction method, both the voice spectrum and the actual noise spectrum are estimated. Noise reduction is achieved by using the linear predictor filter which includes the control of the predictor filter coefficient’s update.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.7-13
• /
• 2011

60GHz 대역 wireless personal area network(WPAN)을 위한 QPSK 복조기를 보인다. Mixed-mode QPSK 복조방식을 이용하여 전력소모와 면적을 줄였다. 설계된 회로는 60nm CMOS Logic 공정을 통해 제작되었으며, 4.8GHz 캐리어에서 최대 4.8Gb/s의 QPSK신호를 복조할 수 있다. 이 주파수에서, 복조기는 1.2V전원에서 54 mW를 소모하며, $150{\times}150{\mu}m^2$의 면적을 차지한다. 제작된 칩을 이용하여, 60GHz 링크에서 1.7GSymbol/s QPSK신호의 송선 및 복조 실험결과를 보인다.