• 경영과학
• /
• 제26권1호
• /
• pp.171-182
• /
• 2009

We consider the inventory replenishment problem and the vehicle routing problem simultaneously in the vending machine operation. This problem is known as the inventory routing problem. We design a memory cell in the clonal selection algorithm. The memory cell store the best solution of previous solved problem and use an initial solution for next problem. In general, the other clonal selection algorithm used memory cell for reserving the best solution in current problem. Experiments are performed for testing efficiency of the memory cell in demand uncertainty. Experiment result shows that the solution quality of our algorithm is similar to general clonal selection algorithm and the calculations time is reduced by 20% when the demand uncertainty is less than 30%.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권2호
• /
• pp.98-113
• /
• 2009

낸드 플래시 메모리는 하드디스크 드라이브와 물리적 특성이 다르기 때문에, 기존 하드디스크 드라이브를 위한 파일 시스템을 낸드 플래시 메모리에서 그대로 사용할 수 없다. 이 문제를 해결하기 위해 낸드 플래시 메모리 전용 파일 시스템이 개발되었으나 파일의 메타 정보를 파일 데이타와 분리하여 저장하는 구조 때문에, 파일이 쓰여질 때마다 파일의 메타 정보가 저장된 페이지를 갱신하는 오버헤드가 존재한다. 또한, 파일 시스템이나 파일 자체의 메타 정보가 저장된 페이지가 손실되었을 때, 파일 시스템이 실패하게 되는 안정성의 문제가 있다. 본 논문에서는 이와 같은 효율성 문제와 안정성 문제를 해결하기 위해 자기 서술 페이지(Self-Description Page) 기법과 메모리 상의 코어 파일 시스템(In Memory Core File System) 기법을 제안한다. 이 기법을 적용하여 새롭게 개발한 SDFS(Self-Description File System)에서는 낸드 플래시 메모리 내의 일부 페이지들이 실패하더라도 파일 시스템을 안전하게 복구할 수 있으며, YAFFS2보다 쓰기와 읽기 성능을 각각 평균 36%, 15% 향상시켰고, 마운트 시간을 최대 1/20까지 단축시켰다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제9권3호
• /
• pp.747-756
• /
• 2019

통역을 학습하는 학생들은 수업 외에도 추가적인 학습 및 훈련을 수행한다. 동시통역 및 순차통역에서 두 언어의 구조가 다르기 때문에 통역가는 발표 내용을 빠르게 기억해야 한다. 단기 기억 향상을 위해서 통역을 학습하는 학생들은 메모리 훈련을 수행한다. 메모리 훈련은 파트너가 필요하기 때문에 학습 효율성이 저하되고 자가 학습이 불가능하다. 이를 해결하기 위해서 컴퓨터 기반의 단기 기억 훈련 시스템이 제안되었다. 지문 내 단어를 특수문자로 변경함으로써 학생들이 파트너 없이도 자가 학습이 가능하다. 하지만 컴퓨터는 휴대성이 떨어지기 때문에 외부에서는 학습 능률이 저하된다. 제거되는 단어보다 키워드로 제공하는 단어의 수가 더 많아서 학습 난이도가 저하된다. 이를 해결하기 위해서, 본 논문에서는 스마트 단말 기반의 문장구역 훈련 시스템을 제안하였다. 스마트 단말은 휴대성이 높아 학습의 제한이 없어 효율이 증가한다. 제안하는 훈련 시스템에서는 삭제되는 단어수가 키워드보다 더 많도록 하여 학습 난이도가 증가한다. 제안한 훈련 시스템을 구현하고 기능을 검증하였다.

• 한국국방경영분석학회지
• /
• 제14권1호
• /
• pp.1-17
• /
• 1988

This paper presents a hardware accelerator for the maze routing problem. This accelerator consists of three 3 stage pipelines. Banked memory is used to avoid memory read/write conflicts and obtain maximum efficiency.

• 한국국방경영분석학회지
• /
• 제13권2호
• /
• pp.1-17
• /
• 1987

This paper presents a hardware accelerator for the maze routing problem. This accelerator consists of three 3 stage pipelines. Banked memory is used to avoid memory read/write conflicts and obtain maximum efficiency.

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.927-936
• /
• 1988

This paper proposes a pipelined memory access method as a new technique for a bus interface between processors and memories in tightly coupled multiprocessor systems. Since the shared bus is bottle neck of the system, model of pipelined access to memory has been developed. Results of the evaluation by the discrete time Markov model showed a significant improvement of the efficiency.

• 한국광학회:학술대회논문집
• /
• 한국광학회 1989년도 제4회 파동 및 레이저 학술발표회 4th Conference on Waves and lasers 논문집 - 한국광학회
• /
• pp.89-94
• /
• 1989

In this paper, we propose a hybrid optical/digital version of the associative memory which improve hardware efficiency and increase convergence rates. Multifocus hololens are used as space-varient optical element for performing inner product and summation function. The real-time input and the stored states of memory matrix is formated using LCTV. One method of adaptively changing the weights of stored vectors during each iteration is implemented electronically. A design for a optical implementation scheme is discussed and the proposed architecture is demonstrated the ability of retrieving with computer simmulation.

• Transactions on Electrical and Electronic Materials
• /
• 제6권6호
• /
• pp.276-279
• /
• 2005

Influences of sustain pulse-width on electrical characteristics and luminous efficiency are experimentally investigated for surface discharge of AC-PDP. A square pulse with variable duty ratio and fixed rising time of 300 ns has been used in the experiment. It is found that the memory coefficient is significantly increased at the critical pulse-width. And the wall charges and wall voltages as well as capacitances are experimentally measured by Q- V analysis method along with the voltage margin relation, in terms of the sustain pulse-width in the range of $1{\mu}s$ to $5{\mu}s$ under driving frequency of 10 kHz to 180 kHz. And the luminous efficiency is also experimentally investigated in above range of sustain pulse-width with driving frequency of 10 kHz to 180 kHz. It is noted that the luminous efficiency for 10 kHz and 180 kHz are 1.29 1m/W and 0.68 1m/W respectively, since the power consumption for 10 kHz is much less than that for 180 kHz. It has been concluded that the optimal sustain pulse-width is in the range of $2.5 {\~}4.5{\mu}s$ under driving frequency range of 10 kHz and 60 kHz, and in the range of $1.5 {\~} 2.5{\mu}s$ under driving frequency range of 120 kHz and 180 kHz based on observation of memory coefficient, and wall voltage as well as luminous efficiency.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권8호
• /
• pp.377-384
• /
• 2007

최근 VLSI 회로 직접도가 급속도로 증가함에 따라 하나의 시스템 칩에 고밀도와 고용량의 내장 메모리가 구현되고 있다. 고장난 메모리를 여분의 메모리로 재배치함으로써 메모리 수율 향상과 사용자에게 메모리를 투명하게 사용할 수 있도록 제공할 수 있다. 본 논문에서는 고장난 메모리 부분을 여분의 행과 열 메모리로 효율적인 재배치를 위해 재배치 알고리즘을 제안하고자 한다. 재배치 정보는 고장난 메모리를 매번 테스트해야만 얻을 수 있다. 매번 테스트를 통해 재배치 정보를 얻는 것은 시간적 문제가 발생한다. 이것을 막기 위해 한번 테스트해서 얻은 재배치 정보를 플래시 메모리에 저장해 해결할 수 있다. 본 논문에서는 플래시 메모리를 이용해 재배치 정보의 활용도를 높인다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.281.2-281.2
• /
• 2016

Two-dimensional van der Waals (2D vdWs) materials have been extensively studied for future electronics and materials sciences due to their unique properties. Among them, black phosphorous (BP) has shown infinite potential for various device applications because of its high mobility and direct narrow band gap (~0.3 eV). In this work, we demonstrate a few-nm thick BP-based nonvolatile memory devices with an well-known poly(vinylidenefluoride-trifluoroethylene) [P(VDF-TrFE)] ferroelectric polymer gate insulator. Our BP ferroelectric memory devices show the highest linear mobility value of $1159cm^2/Vs$ with a $10^3$ on/off current ratio in our knowledge. Moreover, we successfully fabricate the ferroelectric complementary metal-oxide-semiconductor (CMOS) memory inverter circuits, combined with an n-type $MoS_2$ nanosheet transistor. Our memory CMOS inverter circuits show clear memory properties with a high output voltage memory efficiency of 95%. We thus conclude that the results of our ferroelectric memory devices exhibit promising perspectives for the future of 2D nanoelectronics and material science. More and advanced details will be discussed in the meeting.