• 대한전자공학회논문지
• /
• 제11권6호
• /
• pp.38-43
• /
• 1974

임의의 전원임피이던스와 임의의 부하임피이던스 사이에 삽입할 때 입력반사계수가 가급적 넓은 주파수범위에서 최소가 되는 임피이던스 정합용 불균일선로 섹션을 설계하는 문제를 고찰하였다. 고려대상의 불균일선로는 수학적으로는 특수한 종류에 속하는 것이나 실제적으로는 완만하게 변하는 거의 모든 전송선로를 포괄할 수 있다. 입력반사 계수의 계산에서는 선로의 ABCD 파라미터의 테일러 급수전관식을 이용하였다. 그리고 설계문제를 비선형 구속조건을 가진 비선형 프로그래밍 문제로서 수식화하였으며 이것을 수차적비구속 최소법(Sequential Unconstrained Minimigation Technique)과 Fletcher-Powell 방법을 병용하여 풀었다. 결과적으로 이제까지 광대역 임피이던시 정합편 전송선제로서 발표된 가장 우수한 것보다 훨씬 특성이 개선된 것을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제16권3호
• /
• pp.258-264
• /
• 2012

주파수 선택적 페이딩 채널을 위한 선형 채널 추정 방식의 성능은 파일럿의 개수에 비례하므로 채널 추정의 정확도를 높이기 위해서 많은 파일럿을 쓰지 않을 수 없으며 필연적으로 전송 효율성이 낮아지는 단점이 있다. 또한 다중경로 채널의 희소(sparse)한 특성을 활용하지 않고 있다. 본 논문에서는 압축센싱 기법을 이용하여 아주 적은 수의 파일럿으로 희소한 채널을 추정하는 정합추구 기반 알고리듬과 간섭도(coherence)를 최소화하기 위한 파일럿 배치 방법을 제안한다. 또한 모의 실험을 통해 LS (least square) 채널 추정 방식보다 적은 수의 파일럿으로 우수한 채널 추정 성능을 보임을 확인한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권6호
• /
• pp.3208-3229
• /
• 2017

Rectification is an essential procedure for simplifying the disparity extraction of stereo matching algorithms by removing vertical mismatches between left and right images. To support real-time stereo matching, studies have introduced several look-up table (LUT)- and computational logic (CL)-based rectification approaches. However, to support high-resolution images, the LUT-based approach requires considerable memory resources, and the CL-based approach requires numerous hardware resources for its circuit implementation. Thus, this paper proposes a multi-level accumulation-based rectification method as a simple CL-based method and its circuit implementation. The proposed method, which includes distortion correction, reduces addition operations by 29%, and removes multiplication operations by replacing the complex matrix computations and high-degree polynomial calculations of the conventional rectification with simple multi-level accumulations. The proposed rectification circuit can rectify $1,280{\times}720$ stereo images at a frame rate of 135 fps at a clock frequency of 125 MHz. Because the circuit is fully pipelined, it continuously generates a pair of left and right rectified pixels every cycle after 13-cycle latency plus initial image buffering time. Experimental results show that the proposed method requires significantly fewer hardware resources than the conventional method while the differences between the results of the proposed and conventional full rectifications are negligible.

• 한국융합학회논문지
• /
• 제8권11호
• /
• pp.85-91
• /
• 2017

본 논문에서는 비동기식 이동통신망의 동일 주파수 대역에서 신형 원격 기지국(RRH)과 중계기간에 RF 신호가 상호 정합이 가능하도록 하는 정합 모듈 시스템 설계에 관한 것이다. 이 정합 시스템은 통신 중에 있는 모듈의 RF Gain을 제어하고 품질상태를 모니터링 한다. 또한 Network의 RF 환경변화에 따라 RF Gain을 적절히 조절하여 중계기의 수신 특성에 맞게 정합 할 수 있는 기능을 부여하였다. 본 연구의 결과로 신형 기지국과 기존 중계기간에 상호 인터페이스 품질문제를 개선하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.150-153
• /
• 2000

In this paper, we have designed a 2 stage MMIC power amplifier which has flat gains of in-band and reasonable out-band cutoff characteristics using 0.5$\mu\textrm{m}$ MESFET libra교 of ETRI. For the 1st stave, we obtaind P$_{1dB}$ of 9.2 dBm and gain 10.8 dB using 6 finger D-MESFET and P$_{1dB}$ of 18.4 dBm and gain of 10.8 dB using 14 finger D-MESFET for the 2nd stage, which is power matched using LIBRA's embedded TUNER. Also in-band gain flatness and out-band cutoff characteristics are obtained by attaching LC tank in the output matching circuit. The designed 2 stage MMIC power amplifier has bandwidth of 0.95～2.8 GHz, gain of 20 dB and P$_{1dB}$of 17.2 dBm. Especially gain flatness of $\pm$0.8dB was obtained in 1.8～2.5 GHz frequency ranges. And chip size is 1.4$\times$1.4 mm..4 mm.

• 대한전자공학회논문지TE
• /
• 제37권3호
• /
• pp.37-44
• /
• 2000

본 논문에서는 실시간 데이터 압축을 위한 Lempel-Ziv 압축기의 효과적인 하드웨어 구조를 제안한다. 일반적으로 Lempel-Ziv 알고리즘의 구현에서는 matching 바이트 탐색과 dictionary 버퍼의 누적된 shift 동작이 처리 속도에 가장 중요한 문제이다. 제안하는 구조에서는 dictionary 크기를 최적화하는 방법과 복수개의 바이트를 동시에 비교하는 matching 바이트 처리 방법, 그리고 회전 FIEO 구조를 이용하여 shift 동작 제어 방법을 이용함으로써 효과적인 Lempel-Ziv 알고리즘의 처리 구조를 제안하였다. 제안된 구조는 상용 DSP를 사용하여 하드웨어적으로 정확하게 동작함을 검증하였으며, VHDL로 기술한 후 회로 합성을 수행하여 상용 FPGA 칩에 구현하였다. 제안된 구조는 시스템 클락 33㎒, 비트율 256Kbps 전용선에서 오류 없이 동작함을 확인하였다.

• 한국BIM학회 논문집
• /
• 제7권1호
• /
• pp.45-53
• /
• 2017

Continuous research efforts have been made on acquiring location data on construction sites. As a result, GPS and RFID are increasingly employed on the site to track the location of equipment and materials. However, these systems are based on radio frequency technologies which require attaching tags on every target entity. Implementing the systems incurs time and costs for attaching/detaching/managing the tags or sensors. For this reason, efforts are currently being made to track construction entities using only cameras. Vision-based 3D tracking has been presented in a previous research work in which the location of construction manpower, vehicle, and materials were successfully tracked. However, the proposed system is still in its infancy and yet to be implemented on practical applications for two reasons. First, it does not involve entity matching across two views, and thus cannot be used for tracking multiple entities, simultaneously. Second, the use of a checker board in the camera calibration process entails a focus-related problem when the baseline is long and the target entities are located far from the cameras. This paper proposes a vision-based method to track multiple workers simultaneously. An entity matching procedure is added to acquire the matching pairs of the same entities across two views which is necessary for tracking multiple entities. Also, the proposed method simplified the calibration process by avoiding the use of a checkerboard, making it more adequate to the realistic deployment on construction sites.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.405-414
• /
• 2016

IC-implementations provide high performance for solving the high computational cost of pattern matching but have relative low flexibility for satisfying different applications. In this paper, we report an associative memory architecture for k nearest neighbor (KNN) search, which is one of the most basic algorithms in pattern matching. The designed architecture features reconfigurable vector-component parallelism enabled by programmable switching circuits between vector components, and a dedicated majority vote circuit. In addition, the main time-consuming part of KNN is solved by a clock mapping concept based weighted frequency dividers that drastically reduce the in principle exponential increase of the worst-case search-clock number with the bit width of vector components to only a linear increase. A test chip in 180 nm CMOS technology, which has 32 rows, 8 parallel 8-bit vector-components in each row, consumes altogether in peak 61.4 mW and only 11.9 mW for nearest squared Euclidean distance search (at 45.58 MHz and 1.8 V).

• 한국통신학회논문지
• /
• 제32권1A호
• /
• pp.115-124
• /
• 2007

본 논문에서는 IEEE 802.11b/g 규격인 CCK/OFDM 방식의 54 Mbps 속도를 갖는 VoWLAN 단말기에서, RF 모듈을 통해 송수신되는 최종 전송선로(transmission line) 와 안테나 스위치단의 부정합으로 인해 쉽게 발생할 수 있는 입출력 사이의 I/Q 부정합 문제를 새로운 CPW 구조의 정합회로를 적용함으로써 해결할 수 있음을 보인다. I/Q 성능 개선에 대한 분석 방법으로 출력 Spectrum Mast 비선형 특성으로 출력된 CCK(complementary code keying)/OFDM(Orthogonal Frequency Division Multiplexing) 변조 데이터에 따른 EVM (Error Vector Magnitude) 특성 및 수신감도 특성을 분석하여 전체 I/Q 성능이 개선됨을 보인다.

• 전력전자학회논문지
• /
• 제15권4호
• /
• pp.274-281
• /
• 2010

본 논문에서는 반도체 플라즈마 식각 시스템의 균일도 향상을 위한 CCP와 ICP 결합 임피던스정합 장치를 제안한다. 이중주파수 전원공급 장치는 CCP와 ICP로 구성되어 있고 첫 번째 구성은 고집적화를 위해 페라이트 코어를 사용한 유도 결합 플라즈마(ICP : Inductively Coupled Plasma)방식이며, 두 번째 구성은 셀 전체의 균일도 향상을 위한 용량 결합 플라즈마(CCP : Capacitively Coupled Plasma)방식이다. 제안된 시스템은 반도체 장비 산업에서 요구되는 높은 생산성을 실현할 수 있다. 본 논문에서는 제안된 시스템의 타당성을 검증하기 위해 CCP와 ICP 결합 임피던스정합 장치를 제작하였고, 이론적 분석과 27.12MHz 와 400kHz의 조건에서 시뮬레이션 및 실험을 진행하였다