• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2003년도 추계공동학술대회
• /
• pp.481-486
• /
• 2003

RF 전파는 신호레벨이 비교적 작고 간섭 현상에 매우 민감한 특성을 가지고 있다. 따라서 이러한 미소한 입력전파의 수신시 수신기 전체의 감도를 높이고 잡음을 줄일 목적으로 사용되는 고주파 증폭기가 저잡음 증폭기이다. 본 논문에서는 FET 증폭기를 이용한 LNA설계시 직렬 궤환에 의한 최소잡음과 최소입력정재파비의 최적 설계 파라미터를 검증한다. LNA의 기본적 특성 분석과 IMT-2000 구역의 1. 9GHZ대의 휴대단말기용 LNA와 블루투스용 2.4GHz대의 LNA 그리고, 지능형교통시스템에 응용되는 5.8GHz대의 단거리전용통신 LNA를 구현하고 각 주파수별로 특성이 다른 BJT, FET 증폭기를 적용하여 설계하고 성능 분석 및 최적의 파라미터를 도출하였다.

• 한국전자파학회논문지
• /
• 제18권4호
• /
• pp.408-415
• /
• 2007

본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 $3.1{\sim}4.8\;GHz$ 대역에서 사용할 수 있는 스위칭-이득 제어 저잡음 증폭기를 설계하였다. 높은 이득 모드에서 전력 이득은 12.5 dB, IIP3는 0 dBm, 소비 전류는 8.13 mA로 측정되었으며, 낮은 이득 모드에서는 전력 이득 -8.7 dB, IIP3는 9.2 dBm, 소비 전류는 0 mA로 측정 되었다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.48-53
• /
• 2008

본 논문에서는 100 nm InGaAs/InAlAs/GaAs metamorphic HEMT (high electron mobility transistor)를 이용하여 94 GHz 대역 응용에 적용 가능한 MMIC (millimeter-wave monolithic integrated circuit) 저잡음 증폭기를 구현하였다. 94 GHz MMIC 저잡음 증폭기 구현을 위하여 제작된 $100nm\times60{\mu}m$ MHEMT의 측정결과, 655 mA/mm의 드레인 전류 밀도, 720 mS/mm의 최대전달컨덕턴스를 얻었으며, RF 특성으로 전류이득차단주파수는 195 GHz, 최대공진주파수는 305 GHz의 양호한 성능을 나타내었다. 구축된 MHEMT와 CPW 라이브러리를 이용하여 구현된 MMIC 저잡음 증폭기의 측정결과, 94 GHz에서 $S_{21}$ 이득은 14.8 dB, 잡음지수는 4.6 dB의 우수한 특성을 얻었다. 전체 칩의 크기는 $1.8mm\times1.48mm$이다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.313-316
• /
• 2005

In this paper, an active antenna for terrestrial DMB(Digital Multimedia Broadcasting) repeater is designed. This active antenna is consist of receiving antenna and LNA(Low Noise Amplifier), A receiving antenna fed by using a microstrip line and radiation part is designed with rectangular spiral structure. An receiving antenna with frequency range of 162$\sim$212MHz, gain of -10dBi and LNA with gain of 20dBi, noise figure of 2.2 at frequency range for T-DMB are achieved.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 Techno-Fair 및 합동춘계학술대회 논문집 전기물성,응용부문
• /
• pp.151-152
• /
• 2008

In this paper, a dual band LNA (Low Noise Amplifier) with a matching circuit using varactor diode is designed for 912MHz and 2450MHz RFID system. The operating frequency is controlled by the bias voltage applied to the varactor diode. The measured results demonstrate that gain is 13.6dB and 6.8dB at 912MHz and 2450MHz. The measured NF (Noise Figure) is 1.4dB and 3.1dB at 912MHz and 2450MHz, respectively.

• 한국통신학회논문지
• /
• 제29권6A호
• /
• pp.697-704
• /
• 2004

본 논문에서 0.5$\mu\textrm{m}$ GaAs MESFET을 이용하여 5GHz대 무선랜에 사용 가능한 MMIC 가변이득 저잡음 증폭기를 설계 및 제작하였다. 이득과 잡음성능이 우수한 증가형 GaAs MESFET과 선형성이 좋은 공핍형 MESFET 조합의 캐스코드 구조로 저잡음 증폭기를 설계하기 위하여 Turlington의 점근선법을 이용하여 MESFET의 비선형 전류 전압특성에 대한 거동 모델 방정식을 도출하였다. 이로부터 캐스코드 증폭기의 공통 소오스 FET는 4${\times}$50$\mu\textrm{m}$ 크기의 증가형 MESFET으로 공통 게이트 FET는 2${\times}$50$\mu\textrm{m}$ 크기의 공핍형 MESFET으로 설계하였다. 제작된 가변이득 저잡음 증폭기의 잡음지수는 4.9GHz에서 2.4dB, 가변 이득범위는 17dB이상, IIP3는 -4.8dBm이며, 12.8mW의 전력을 소비하였다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.917-924
• /
• 2019

This paper presents a wideband low noise amplifier (LNA) that is suitable for LTE-Advanced and 5G communication standards employing carrier aggregation (CA). The proposed LNA encompasses a common input stage and a dual output second stage with a buffer at each distinct output. This architecture is targeted to operate in both intra-band (contiguous and non-contiguous) and inter-band CA. In the proposed design, the input and second stages employ a gm enhancement with resistive feedback technique to achieve self-biasing, enhanced gain, wide bandwidth as well as reduced noise figure of the proposed LNA. An up/down power controller controls the single input single out (SISO) and single input multiple outputs (SIMO) modes of operation for inter-band and intra-band operations. The proposed LNA is designed with a 45nm CMOS technology. For SISO mode of operation, the LNA operates from 0.52GHz to 4.29GHz with a maximum power gain of 17.77dB, 2.88dB minimum noise figure and input (output) matching performance better than -10dB. For SIMO mode of operation, the proposed LNA operates from 0.52GHz to 4.44GHz with a maximum voltage gain of 18.30dB, a minimum noise figure of 2.82dB with equally good matching performance. An $IIP_3$ value of -6.7dBm is achieved in both SISO and SIMO operations. with a maximum current of 42mA consumed (LNA+buffer in SIMO operation) from a 1.2V supply.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.894-897
• /
• 2003

Recently, the rapid growth of mobile radio system has led to an increasing demand of low-cost high performance communication IC's. In this paper, we have designed RF front end for wireless LAN receiver employ zero-IF architecture. A low-noise amplifier (LNA) and double-balanced mixer is included in a front end. The zero-IF architecture is easy to integrate and good for low power consumption, so that is coincided to requirement of wireless LAN. But the zero-IF architecture has a serious problem of large offset. Image-reject mixer is a good structure to solve offset problem. Using offset compensation circuit is good structure, too. The front end is implemented in 0.25 ${\mu}m$ CMOS technology. The front end has a noise figure of 5.6 dB, a power consumption of 16 mW and total gain of 22 dB.

• 한국정보통신학회논문지
• /
• 제7권1호
• /
• pp.106-113
• /
• 2003

본 논문에서는 CMOS 기술을 이용하여 2.4GHz ISM 주파수 대역의 LNA를 설계하였다. 캐스코드 증폭기를 이용하여 잡음을 억제하고 이득을 향상시켰으며 캐스캐이드의 공통 소스 증폭기의 출력을 캐스코드와 병렬로 연결되는 MOS의 입력으로 연결하여 IM3를 감소시키고자 하였다. 제안된 저잡음증폭기는 3.3V의 전원을 공급하는 Hynix 0.35$\mu\textrm{m}$ 2-poly 4-metal CMOS 공정을 이용하여 설계되었다. HSPICE Tool을 이용하여 시뮬레이션 하여 13dB의 이득과 1.7dB의 잡음지수, 약 8dBm의 IIP3, -3ldB와 -28dB의 입ㆍ출력 매칭특성을 확인하였다. 이 때 reverse isolation은 -25dB, 전력사용은 4.7mW이었다. Mentor를 이용한 Layout은 2${\times}$2$\mu\textrm{m}$ 이하의 크기를 갖는다.

• 한국전자파학회논문지
• /
• 제21권10호
• /
• pp.1169-1176
• /
• 2010

본 논문에서는 L1/L2 이중-밴드 GPS(Global Positioning System) 수신기용 RF 전단부를 설계하였다. 수신기는 Low IF 구조이며, 인덕터를 사용하지 않는 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)와 이미지 제거를 위하여 다상 여과기(poly-phase filter)를 포함하는 quadrature 하향 변환 주파수 혼합기(quadrature down-conversion mixer) 및 전류 모드 논리(Current Mode Logic: CML) 주파수 분배기로 구성되어 있다. 저잡음 증폭기와 이미지 제거 주파수 혼합기는 높은 이득과 헤드룸 문제를 해결하기 위하여 전류 블리딩 기술을 이용하였으며, 광대역 입력 정합을 구현하기 위하여 공통 드레인 피드백을 이용하였다. $0.18{\mu}m$ CMOS 공정을 이용해 제작된 RF 전단부는 L1 밴드에서 38 dB 그리고 L2 밴드에서 41 dB의 이득을 보이며, IIP3는 L1 밴드에서 -29 dBm, L2 밴드에서는 -33 dBm이다. 입력 정합은 50 MHz에서 3 GHz까지 -10 dB 이하를 만족하며, 잡음 지수(Noise Figure: NF)는 L1 밴드에서는 3.81dB, L2 밴드에서는 3.71 dB를 보인다. 이미지 주파수 제거율은 36.5 dB이다. 설계된 RF 전단부의 칩 사이즈는 $1.2{\times}1.35mm^2$이다.