• 제목/요약/키워드: Locking Process

검색결과 126건 처리시간 0.024초

64-위상 출력 클럭을 가지는 125 MHz CMOS 지연 고정 루프 (A 125 MHz CMOS Delay-Locked Loop with 64-phase Output Clock)

  • 이필호;장영찬
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.259-262
    • /
    • 2012
  • 본 논문에서는 125 MHz 동작 주파수에서 64개 위상의 클럭을 출력하는 지연 고정 루프 (DLL: delay-locked loop)을 제안한다. 제안된 다중 지연 고정 루프는 delay line의 선형성을 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. CMOS multiplexer와 inverter-based interpolator를 이용하여 $4{\times}8$ matrix 기반의 delay line에서 출력된 32개 위상의 클럭으로부터 64개 위상의 클럭을 생성한다. 또한 DLL에서 harmonic lock을 방지하기 위해 클럭의 duty cycle ratio에 무관한 initial phase locking을 위한 회로가 제안된다. 제안된 지연 고정 루프는 1.8 V의 공급전압을 이용하는 $0.18-{\mu}m$ CMOS 공정에서 설계된다. 시뮬레이션된 DLL은 40 MHz에서 200 MHz의 동작 주파수 범위를 가진다. 125 MHz 동작 주파수에서 최악의 위상 오차와 jitter는 각각 +11/-12 ps와 6.58 ps이다.

  • PDF

서브디비전의 다중해상도 기능을 이용한 곡면의 모델링과 유한요소 해석 (Generation of Subdivision Surface and First-order Shear Deformable Shell Element Based on Loop Subdivision Surface)

  • 김형길;서홍석;조맹효
    • 한국전산구조공학회논문집
    • /
    • 제17권2호
    • /
    • pp.151-160
    • /
    • 2004
  • 본 연구에서는 서브디비전 방법 중 루프 서브디비전 방법을 이용하여 초기의 데이터 값으로부터 몇 번의 서브디비전 과정을 거쳤을 때, 초기 데이터 점이 극한곡면 위에 있도록 곡면 재생성 방법을 구현하였으며, n번 서브디비전을 수행한 곡면의 정확도를 곡률과 좌표값의 상대오차로 평가하였다. 또한 절의 전반변형을 표현할 수 있는 일차 전단변형 루프 서브디비전 유한요소를 개발하였다. 새롭게 개발된 요소는 한 개의 절점에서 6개의 자유도를 가지고 전반 변형효과를 포함하는 일반화된 요소인데, 기저함수로 4차 박스-스플라인함수가 사용되었다. 평가 수치예제를 통해 서브디비전 꿸 요소의 성능을 평가/검증하였다. 본 연구에서 개발된 서브디비전 요소는 다중해상도 해석과 기하학적 모델링에 널리 사용될 수 있다.

모바일 컴퓨팅 데이터베이스 환경에서의 낙관적 제어기법을 이용한 동시성제어기법 (A Concurrency Control Method using Optimistic Control in Mobile Computing DB Environment)

  • 조성제
    • 한국컴퓨터정보학회논문지
    • /
    • 제11권2호
    • /
    • pp.131-143
    • /
    • 2006
  • 무선통신 기술의 급속한 발전으로 무선 인터넷 서비스가 점차 확대되고 있고 그 중 모바일 실시간 처리가 큰 비중을 차지하고 있다. 모바일 트랜잭션 처리는 낮은 대역폭과 핸드오버, 응답시간 지연 등으로 그것의 활성화를 저해하는 여러 가지 문제점을 지니고 있음에도 불구하고 모바일 컴퓨팅 분야에 다양하게 응용되고 있다. 그래서 모바일 컴퓨팅 환경에서 제한된 대역폭을 효율적으로 사용하고, 병목현상을 개선한 새로운 동시성 제어 기법이 요구된다. 본 논문에서는 모바일 컴퓨팅 환경에서의 동시성 제어 문제를 효과적으로 해결하고 동시에 여러 트랜잭션을 처리하여 병렬성을 증진시키는 낙관적 동시성 기법을 제안하였다. 기존기법과 달리, 제안하는 기법은 같은 세그먼트 내에 다른 데이터를 접근하는 트랜잭션에게 세그먼트를 허용함으로써 불필요한 대기시간을 최소화 할 수 있도록 하여 시스템 처리율을 향상시켰다. 그리고 제안된 동시성 제어 기법의 알고리즘을 제안하였다.

  • PDF

주파수 적응성을 갖는 부지연 회로의 설계기법 (Design Methodology of the Frequency-Adaptive Negative-Delay Circuit)

  • 김대정
    • 전자공학회논문지SC
    • /
    • 제37권3호
    • /
    • pp.44-54
    • /
    • 2000
  • 본 논문에서는 표준 메모리 공정에 구현 가능한 주파수 적응성을 갖는 부지연 회로의 설계기법에 대해 제안한다. 제안하는 설계기법은 기본적으로 아날로그 SMD (synchronous mirror delay) 형태의 부지연 회로로서 입력클록의 주기와 구현하고자 하는 부의 지연 시간의 차이에 해당하는 시간을 아날로그 회로의 개념으로 측정하고 다음 번 주기에서 반복한다. 출력클록의 발생과 관련되는 부수적인 지연을 측정단의 앞 단인 지연모델 단에서 상쇄하는 기존의 SMB 기법과는 달리, 반복단에서 상쇄하는 새로운 기법을 통하여 넓은 부지연 범위를 구현하여 특히 고속동작에서의 부지연 특성을 원할하게 한다. 또한 넓은 범위의 주파수 동작범위를 구현하기 위해 해당하는 주파수 범위에서 아날로그 회로가 최적의 동작 조건을 갖추도록 하기 위한 새로운 주파수 감지기 및 최적조건 설정기법을 제안한다. 제안된 회로의 응용으로서 초고속 DRAM인 DDR SDRAM에 적용하는 예를 보였으며, 0.6㎛ n-well double-poly double-metal CMOS 공정을 사용하여 모의실험 함으로써 그 유용성을 입증한다.

  • PDF

An Adaptive-Bandwidth Referenceless CDR with Small-area Coarse and Fine Frequency Detectors

  • Kwon, Hye-Jung;Lim, Ji-Hoon;Kim, Byungsub;Sim, Jae-Yoon;Park, Hong-June
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권3호
    • /
    • pp.404-416
    • /
    • 2015
  • Small-area, low-power coarse and fine frequency detectors (FDs) are proposed for an adaptive bandwidth referenceless CDR with a wide range of input data rate. The coarse FD implemented with two flip-flops eliminates harmonic locking as long as the initial frequency of the CDR is lower than the target frequency. The fine FD samples the incoming input data by using half-rate four phase clocks, while the conventional rotational FD samples the full-rate clock signal by the incoming input data. The fine FD uses only a half number of flip-flops compared to the rotational FD by sharing the sampling and retiming circuitry with PLL. The proposed CDR chip in a 65-nm CMOS process satisfies the jitter tolerance specifications of both USB 3.0 and USB 3.1. The proposed CDR works in the range of input data rate; 2 Gb/s ~ 8 Gb/s at 1.2 V, 4 Gb/s ~ 11 Gb/s at 1.5 V. It consumes 26 mW at 5 Gb/s and 1.2 V, and 41 mW at 10 Gb/s and 1.5 V. The measured phase noise was -97.76 dBc/Hz at the 1 MHz frequency offset from the center frequency of 2.5 GHz. The measured rms jitter was 5.0 ps at 5 Gb/s and 4.5 ps at 10 Gb/s.

WLAN을 위한 5.2GHz/2.4GHz 이중대역 주차수 합성기의 설계 (Design of a 5.2GHz/2.4GHz Dual band CMOS Frequency Synthesizer for WLAN)

  • 김광일;이상철;윤광섭;김석진
    • 한국통신학회논문지
    • /
    • 제32권1A호
    • /
    • pp.134-141
    • /
    • 2007
  • 본 논문은 $0.18{\mu}m$ CMOS 공정으로 설계된 5.2GHz와 2.4GHz 이중 대역 무선 송수신기를 위한 주파수합성기를 제안한다. 2.4GHz 주파수는 스위치드 커패시터와 2분주기를 동작시켜서 발생시키고, 5.2GHz는 전압 제어 발진기의 출력 주파수로부터 직접 발생시키도록 설계하였다. 제안된 주파수합성기의 전체 전력소모는 25mW이며, 전압 제어 발진기의 전력소모는 3.6mW이다. 모의 실험된 주파수 합성기의 위상 잡음은 스위치드 커패시터 회로가 동작할 때, 200kHz 옵셋 주파수에서 -101.36dBc/Hz이고, 락킹 시간은 $4{\mu}s$이다.

복수개의 부궤환 루프를 가진 초소형 크기의 위상고정루프 (An Extremely Small Size Multi-Loop Phase Locked Loop)

  • 최영식;한근형
    • 한국정보전자통신기술학회논문지
    • /
    • 제12권1호
    • /
    • pp.1-6
    • /
    • 2019
  • 본 논문에서는 복수개의 부궤환 루프를 도입하여 칩 크기를 획기적으로 줄이면서 잡음 특성을 유지할 수 있는 위상고정루프를 제안하였다. 칩 면적을 최소화하는 것이 주목표이므로 하나의 작은 크기의 커패시터로 구성된 1차 루프필터와 복수개의 FVC를 사용하여 위상고정루프를 설계하였다. 전압제어 발진기에 연결된 복수개의 주파수-전압 변환 회로(frequency voltage converter : FVC)는 위상고정루프 내부에 복수개의 부궤환 루프를 만든다. 제안된 위상고정루프에서는 복수개의 부궤환 루프가 크기가 아주 작은 하나의 커패시터로만 구성된 루프필터를 가진 위상고정루프를 안정하게 동작하도록 해준다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 1.6ps 지터와 $10{\mu}s$ 위상고장시간을 보여주었다.

주파수 전압 변환기와 루프 필터 전압 변환기를 이용한 저잡음 위상고정루프 (A low noise PLL with frequency voltage converter and loop filter voltage detector)

  • 최혁환
    • 한국정보전자통신기술학회논문지
    • /
    • 제14권1호
    • /
    • pp.37-42
    • /
    • 2021
  • 본 논문은 루프필터 전압 감지기와 주파수 전압 변환기를 이용하여 잡음 특성을 개선한 위상고정루프의 구조를 제안한다. 루프 필터 전압 변화는 저항과 커패시턴스로 구성된 회로에 의해서 출력이 결정된다. 시정수 값이 작은 회로를 지나는 신호는 루프 필터의 평균 출력 전압과 거의 같은 값을 가진다. 시정수 값이 큰 회로를 지나는 신호는 루프 필터 평균 출력 값을 가지며, 추가된 루프필터 전압 감지기에서 기준 신호가 된다. 루프필터 전압 감지기 출력은 보조 전하펌프의 전류 크기를 제어한다. 루프 필터 출력 전압이 상승하면 루프필터 전압 감지기는 루프 필터 출력 전압을 하강하게 하고, 또는 루프 필터 출력 전압이 하강하면 루프필터 전압 감지기는 루프 필터 출력 전압을 상승하게 한다. 또한 주파수 전압 변환기도 필터 출력 전압 변동 폭을 줄여주어 제안된 위상고정루프의 잡음 특성을 개선해준다. 제안된 위상고정루프는 1.8V 0.18㎛ CMOS 공정을 이용하여 설계한다. 시뮬레이션 결과는 0.854ps 지터와 30㎲ 위상 고정 시간을 보여준다.

코로나바이러스감염증-19에서 나타나는 후미각손상의 특성과 한의학적 분석 (Features and Interpretation of Olfactory and Gustatory Disorders in the Corona Virus Disease-19)

  • 지규용
    • 동의생리병리학회지
    • /
    • 제34권6호
    • /
    • pp.309-318
    • /
    • 2020
  • Besides respiratory infection, COVID-19 has many neurological symptoms not only loss of smell and taste but also fatigue and brain fog. But it is a challenge to treat the neurological symptoms especially of anosmia and ageusia. In order to search for the therapeutic methods, the geographical diversity and pathological mechanisms of the COVID-19 and two symptoms were investigated from the latest clinical studies. Because the environmental conditions of the monsoon climate zone of East Asia and the Mediterranean and Oceanic climate zone of Italy, Britain, United States and tropical Brazil are different, each of diverse etiology and internal milieu should be considered differently in the treatment. SARS-CoV-2 exhibits the dampness-like characteristics and the olfactory and gustatory disorders are particularly more common than other flu or cold. and it tends to show features of damaging the lung qi of olfaction and heart-spleen qi of gustation. The mechanisms of olfactory and gustatory loss are various according to precursory, inflammatory, non-inflammatory and sequelar forms, so the therapeutic method should be designed for each period and pathology. If the process of inflammation arises from nasal and respiratory, olfactory epithelium to the central nervous structure by way of blood brain barrier, the treatment should be corresponded with the stage and depth of pathogen place. And if the olfactory loss is asymptomatic or in the initial stage, it can be applied intranasal topical scent therapy to relieve temporary locking of qi movement, but maybe also used in parallel together with herbs of relieving dampness toxin latent in the lung parenchyma.

Sound-Field Speech Evoked Auditory Brainstem Response in Cochlear-Implant Recipients

  • Jarollahi, Farnoush;Valadbeigi, Ayub;Jalaei, Bahram;Maarefvand, Mohammad;Zarandy, Masoud Motasaddi;Haghani, Hamid;Shirzhiyan, Zahra
    • 대한청각학회지
    • /
    • 제24권2호
    • /
    • pp.71-78
    • /
    • 2020
  • Background and Objectives: Currently limited information is available on speech stimuli processing at the subcortical level in the recipients of cochlear implant (CI). Speech processing in the brainstem level is measured using speech-auditory brainstem response (S-ABR). The purpose of the present study was to measure the S-ABR components in the sound-field presentation in CI recipients, and compare with normal hearing (NH) children. Subjects and Methods: In this descriptive-analytical study, participants were divided in two groups: patients with CIs; and NH group. The CI group consisted of 20 prelingual hearing impairment children (mean age=8.90±0.79 years), with ipsilateral CIs (right side). The control group consisted of 20 healthy NH children, with comparable age and sex distribution. The S-ABR was evoked by the 40-ms synthesized /da/ syllable stimulus that was indicated in the sound-field presentation. Results: Sound-field S-ABR measured in the CI recipients indicated statistically significant delayed latencies, than in the NH group. In addition, these results demonstrated that the frequency following response peak amplitude was significantly higher in CI recipients, than in the NH counterparts (p<0.05). Finally, the neural phase locking were significantly lower in CI recipients (p<0.05). Conclusions: The findings of sound-field S-ABR demonstrated that CI recipients have neural encoding deficits in temporal and spectral domains at the brainstem level; therefore, the sound-field S-ABR can be considered an efficient clinical procedure to assess the speech process in CI recipients.