• 정보저장시스템학회논문집
• /
• 제7권2호
• /
• pp.53-59
• /
• 2011

We have developed a compact and high-power mode-locked fiber laser for multilayered optical memory. Fiber lasers have the potential to be compact and stable light sources that can replace bulk solid-state lasers. To generate high-power pulses, we used stretched-pulse mode locking. The average power and pulse width of the output pulse from the fiber laser that we developed were 109 mW and 2.1 ps, respectively. The dispersion of the output pulse was compensated with an external single-mode fiber of 2.5 m length. The pulse was compressed from 2.1 ps to 93 fs by dispersion compensation. The fiber laser we have developed is possible to use as a light source of multilayered optical memory. We also present a fiber confocal microscope as an alignment-free readout system of multilayered optical memories. The fiber confocal microscope does not require fine pinhole position alignment because the fiber core is used as the point light source and the pinhole, and both of which are always located at the conjugated point. The configuration reduces the required accuracy of pinhole position alignment. With these techniques we can present an all-fiber recording and readout system for multilayered memories.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.82-88
• /
• 2014

본 논문에서는 두 개의 이득 값을 가지는 전압제어발진기를 이용하여 루프필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 양/음의 두 개의 이득 값을 가지는 전압제어발진기로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.987-992
• /
• 2002

본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.

• 전자공학회논문지CI
• /
• 제48권2호
• /
• pp.127-137
• /
• 2011

본 논문에서는 3축 가속도 센서를 이용하여 사람이 보행 시 발생하는 센서 데이터를 획득하여 실시간 걸음 수 검출과 활동량으로 변환 가능한 웨어러블 디바이스를 개발하였다. 피험자 59명을 대상으로 트레드밀에서 호흡가스대사분석기(K4B2), Actical 그리고 본 연구에서 개발된 디바이스를 착용 후 36분 동안 테스트 프로토콜에 따라 느리게 걷기, 걷기, 빠르게 걷기, 천천히 뛰기, 뛰기, 빠르게 뛰기 등의 다양한 걸음 속력에서 테스트를 진행하였다. 3축 가속도 센서의 X, Y, Z축 출력 값을 하나의 대표 값으로 처리하는 신호벡터크기(Signal Vector Magnitude :SVM)를 사용하였다. 또한 정확한 걸음 수를 검출하기 위해 휴리스틱 알고리즘(Heuristic Algorithm :HA)을 제안하고 적응적인 임계값 알고리즘(Adaptive Threshold Algorithm :ATA), 적응적인 잠금 구간 알고리즘(Adaptive Locking Period Algorithm :ALPA)을 제안한다. 그리고 인체 활동량 측정을 위하여 가속도 센서 출력 데이터와 피험자 정보를 이용하여 에너지소비량(Energy Expenditure :EE)을 추정하는 회귀식을 도출하였다. 실험결과 제안하는 알고리즘의 걸음 수 인식률은 97.34%를 보였으며 활동량 변환 알고리즘도 Actical의 성능보다 1.61% 향상 되었다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 인터넷정보학회논문지
• /
• 제15권4호
• /
• pp.125-133
• /
• 2014

컬럼-지향 데이터베이스 저장소는 우수한 입출력 성능으로 대용량 데이터 분석 시스템을 위한 매우 진보적인 모델이다. 전통적인 데이터 저장소는 빠른 쓰기 연산을 위하여 한 레코드의 속성들을 하드디스크에 연속적으로 배치되어 있는 가로-지향 저장 모델을 활용하였다. 하지만 검색이 대부분인 데이터웨어하우스 시스템을 위해서는 월등한 판독 성능 때문에 컬럼-지향 저장소가 더 적합한 모델이 되고 있다. 또한 최근에는 플래시 메모리를 사용한 SSD가 고속 데이터 분석 시스템을 위한 적합한 저장 매체로 인식되고 있다. 이제 플래시 메모리는 비휘발성, 낮은 전력소모, 빠른 데이터 접근 속도 등의 특징으로 최신 데이터베이스 서버의 핵심 저장 요소로 충분한 기반이 되었다. 하지만 컬럼 압축의 느린 특성과 일반 RAM 메모리에 비하여 상대적으로 느린 플래시 메모리 연산 특성을 고려하여 기존의 트랜잭션 처리 기법을 개선할 필요가 있다. 본 연구에서는 효율적인 트랜잭션 처리를 위하여 컬럼-인지 다중 버전로킹(CaMVL) 기법을 제안한다. CaMVL은 로크 관리 과정에서 플래시의 느린 쓰기 연산과 지우기 연산을 효과적으로 제어하기 위하여 멀티 버전 읽기를 허용하고 압축 로크를 허용하여 트랜잭션 처리 성능을 높인다. 또한 성능 검증을 위하여 시뮬레이션 모델을 제안하였으며 실험 결과 분석을 통하여 CaMVL이 기존의 트랜잭션 처리 기법보다 우수함을 확인하였다.

• 한국정보과학회논문지:데이타베이스
• /
• 제29권4호
• /
• pp.297-310
• /
• 2002

실시간 데이타베이스 시스템에서 높은 우선 순위를 갖는 트랜잭션(High Priority Transaction; HPT)의 선행 처리를 보장하기 위해 2PL-HP(Two Phase Locking with High Priority) 방법이 사용된다. 이 방법은 충돌 발생 시 낮은 우선 순위를 갖는 트랜잭션(Low Priority Transaction; LPT)을 철회 또는 대기시킴으로써 충돌을 해결한다. 그러나 HPT가 마감시간을 지키지 못해서 시스템에서 제거되는 경우에는 LPT의 불필요한 철회 및 대기가 발생된다. 최근에 이러한 문제를 해결하고자 대체버전을 이용한 동시성 제어 알고리즘이 제안되었다. 그러나 이 알고리즘은 항상 대체 버전을 생성해야하며, 또한 복잡한 대체 버전을 관리하기 위한 기법이 추가적으로 요구된다. 본 논문에서는 불필요한 자원의 낭비를 막고 LPT의 불필요한 철회 및 대기를 제거할 수 있는 효율적인 동시성제어 알고리즘을 제안한다. 그리고 성능평가를 통해 제안하는 동시성제어 알고리즘이 기존의 대체버전을 이용한 동시성제어 알고리즘에 비해 성능이 우수함을 보인다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.99-105
• /
• 2014

위상 잡음과 위상고정 시간을 최소화하기 위해 최적화 된 대역폭을 변화 시키지 않고 기준 주파수 신호 스퍼를 줄일 수 있는 두 개의 대칭 루프를 가진 위상고정루프(PLL)를 설계 하였다. 기준 주파수 신호 스퍼를 감쇄시키는 원리는 PLL에 사용되는 전압제어발진기(VCO)의 입력전압을 안정화시키는 것이다. 이것을 위해 설계된 PLL은 종래 PLL과 다르게 2개의 출력을 갖는 위상주파수검출기(PFD), 2개의 루프필터, 2개의 입력전압을 갖는 VCO, 그리고 분주기로 구성되었다. $0.18{\mu}m$ CMOS 공정파라미터를 사용하여 동작원리를 시뮬레이션 한 결과 종래의 단일 루프 PLL과 비교할 때 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 또한 루프필터에 사용된 R과 C가 5% 오차를 갖고 있을 경우에도 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 사용된 공급전압은 1.8V이고 소비전력은 6.3mW이였다.

• Composites Research
• /
• 제33권2호
• /
• pp.61-67
• /
• 2020

프리폼 성형은 섬유 직조물을 이용한 RTM 성형에 있어서 매우 중요한 부분을 차지하고 있다. 탄소 섬유 직조물의 프리폼의 변형은 소재의 강도에 영향을 미치며, 그 중 전단 잠김 각도를 넘어서는 힘이 작용하게 되면 제품에 주름이 발생되어 RTM공정 시 불량발생의 원인이 된다. 그러므로 본 연구에서는 탄소섬유직조물의 전단변형 허용치를 정량화하고 실제 직조물의 성형과 수치모사를 이용하여 성형 특성을 검증하고자 한다. 그 결과 섬유 방향의 설정에 따른 주름의 특성을 확인하고 그 결과를 평가하였다. 앞에 언급한 물성 측정 결과들을 이용하여 수치해석을 수행하였고, 이 결과를 실험 결과와 비교 분석하였다.

• 한국컴퓨터정보학회논문지
• /
• 제28권12호
• /
• pp.115-127
• /
• 2023

본 논문에서는 블록체인과 같은 탈중앙 환경에서의 사용자 인증을 위한 SBT 기반의 사용자 인증 방안을 제안한다. 블록체인의 투명성으로 인해 기존에 사용하던 인증 수단을 사용하면, 개인정보 프라이버시 확보가 어려우므로 새로운 인증 수단이 필요하다. 이러한 문제를 해결하기 위해서 사용자 인증 수단으로 SBT를 활용한 연구가 진행되고 있으나, 아직 정립되지 않고 NFT의 전송과 관련된 함수를 제거한 형태로 SBT를 구현한 연구들이 대부분인 상황이다. 본 논문의 접근 방안은 ERC-5192 표준의 토큰 잠금 기능을 활용해 사용성과 안정성을 확보한 SBT 토큰을 구현하였다. 또한 구현한 SBT 토큰을 기반으로 한 인증 프로세스를 제안했다. 이러한 접근 방안을 검증하기 위해 제안한 인증 프로세스를 기반으로 한 가상의 사용자 인증 시나리오를 설정하고 해당 시나리오에서 발생하는 19개의 함수 호출 시나리오를 만족하는 스마트 컨트랙트를 작성했다.