• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.157-160
• /
• 2000

본 논문에서는 DVCR용 2-4-8 DCT core의 VSIA(Virtual Socket Interface Allience) 2.2 compliant IP의 구현에 대하여 기술한다. 본 논문에서 기술한 2-4-8 DCT/IDCT core는 Soft IP이며, VSIA의 deliverable document ver. 2.2에서 정의한 Soft-IP에 대한 72가지의 필수 항목, 조건부 필수 항목, 권고 항목 등의 전달물을 각 DWG(Development Working Group)의 사양에서 정의하고 있는 규격에 맞추어 가공하였다. 또한 본 논문에서는 Soft-IP에 대한 VSIA 권고안 및 VSIA deliverable list에 대하여 기술하고, VSIA compliant IP화를 위한 방법에 대하여 설명하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.307-310
• /
• 2001

디지털 통신 시스템의 기저대역 신호처리 회로의 핵심 연산블록으로 사용될 수 있는 파라미터화 된 복소수 승산기 IP (Intellectual Property)를 설계하였다. 사용자의 필요에 따라 승수와 피승수의 비트 수를 8-b∼24-b 범위에서 2-b 단위로 선택할 수 있도록 파라미터화 하였으며, GUI 환경의 코어 생성기 (PCMUL_GEN)에 의해 지정된 비트 치기의 복소수 승산기의 VHDL 코드를 생성한다. 설계된 복소수 승산기 IP 코어는 redundant binary (RB) 수치계와 본 논문에서 제안하는 새로운 방식의 radix-4 Booth 인코딩/디코딩 회로를 적용함으로써, 내력 구조 및 배선이 단순화되어 고집적/고속/저전력의 장점을 갖는다. 설계된 IP는 Xilinx FPGA 보드로 구현하여 기능을 검증하였다.

• 한국정보과학회논문지:정보통신
• /
• 제30권3호
• /
• pp.424-436
• /
• 2003

본 논문에서는 공유 트리에 기반에서 IP 멀티캐스팅을 위한 센트로이드 기반 백본코아트리 (Centroid-based Backbone Core Tree: CBCT) 생성 알고리즘을 제안한다 코아기반트리(Core Based Tree: CBT)는 공유 트리를 이용하여 멀티캐스트 자료를 전달하는 것으로 소스 기반 트리에 비하여 각 라우터가 유지해야 하는 상태 정보의 양이 적고, 적용하기 간단한 장점을 가지고 있지만, 코아 라우터(Core router) 선택이 어렵고, 멀티캐스트 트래픽이 코아로 집중되는 문제점을 가지고 있다. 백본코아트리(Backbone Core Tree: BCT)는 CBT의 단점을 보완하기 위해 제안되었다. BCT는 각 멀티캐스트 그룹마다 특정한 코아 라우터를 선정하지 않는 대신 코아라우터 후보들을 백본코아트리(BCT)로 연결하고, 이 트리를 통하여 코아라우터 후보들이 서로 협동하므로써 위의 두 가지 문제점을 해결한다. 이때 BCT를 어떻게 구성하는가에 따라 멀티캐스트 성능이 크게 변하게 된다. 본 논문에서는 백본코아라우터 후보들 및 이들을 연결하는 BCT를 생성하기 위해 네트워크의 최소 신장 트리와 센트로이드를 이용하는 효율적인 알고리즘 CBCT를 제시한다. 제안된 알고리즘의 성능평가를 위해서 CBT와 CBCT 프로토콜의 성능비교 결과를 보인다.

• 정보처리학회논문지A
• /
• 제16A권2호
• /
• pp.113-124
• /
• 2009

최근 멀티코어가 장착된 시스템이 증가하면서 이를 통한 애플리케이션 성능향상에 대한 노력이 계속 되어왔다. 하나의 시스템에 다수의 처리장치가 존재함으로 인해 프로세싱 파워는 기존보다 증가했지만 기존의 소프트웨어나 하드웨어들은 싱글코어 시스템에 적합하게 설계된 경우가 많아 멀티코어의 이점을 충분히 활용하지 못하고 있는 경우가 많다. 기존의 많은 소프트웨어들은 멀티코어 상에서 공유 자원에 대한 병목현상과 비효율적인 캐시 메모리 사용으로 인하여 충분한 성능향상을 기대하기 어려우며 이러한 문제점들로 인하여 기존 소프트웨어는 코어의 개수에 비례한 성능을 얻지 못하며, 최악의 경우 오히려 감소될 수 있다. 본 논문에서는 TCP/IP를 사용하는 기존의 네트워크 애플리케이션과 운영체제에 흐름 수준 병렬처리 기법을 적용하여 성능을 증가 시킬 수 있는 방법을 제안한다. 제안된 방식은 개별 코어단위로 네트워크 애플리케이션, 운영체제의 TCP/IP 스택, 디바이스 드라이버, 네트워크 인터페이스가 서로 간섭 없이 작동할 수 있는 환경을 구성하며, L2 스위치를 통해 각 코어 단위로 트래픽을 분산하는 방법을 적용하였다. 이를 통해 각 코어 간에 애플리케이션의 데이터 및 자료구조, 소켓, 디바이스 드라이버, 네트워크 인터페이스의 공유를 최소화하여, 각 코어간의 자원을 차지하기 위한 경쟁을 최소화하고 캐시 히트율을 증가시킨다. 이를 통하여 8개의 멀티코어를 사용하였을 경우 네트워크 접속속도와 대역폭이 코어의 개수에 따라 선형적으로 증가함을 실험을 통해 입증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.1281-1284
• /
• 2002

본 논문은 인터넷을 이용한 음성통신 서비스를 제공하기 위해 사용되는 VoIP 시스템 칩 설계 및 기능 검증을 위한 보드 개발에 관한 것이다. 구성이 간단한 시스템을 구현하기 위하여 32 비트 RISC 프로세서인 ARM922T 프로세서 코어를 중심으로 IP 망 접속 기능, 톤 발생 및 음성신호 접속기능과 다양한 사용자 정합 기능을 가지는 VoIP 시스템 칩을 설계하고, 이 칩의 기능을 검증하기 위하여 시험 프로그램 및 통신 프로토콜을 개발하였으며, 각종 설계 및 시뮬레이션 툴을 사용하고 ARM922T와 FPGA가 결합된 Excalibur를 사용한 시험용 보드를 개발하여 시험하였다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.46-52
• /
• 2009

현재 개발되고 있는 Shader 프로세서는 처리 성능을 높이기 위하여 Multi-Core, Multi-Thread를 채택하고 있다. 또한 Shader 프로세서에서 각 수행 단계별 마다 IP를 따로 구현하지 않고 하나의 Core IP를 다양한 목적으로 사용할 수 있도록 설계하고 있다. 본 논문에서는 이러한 목적에 맞게 Shader-Core를 이용하여 연산이 가능하고, Multi-Core, Multi-Thread 기반에서 픽셀의 병렬처리가 가능하도록 고안된 Vector 기반의 Rasterization알고리즘을 제안한다. 이를 통하여 동일 조건의 기존 알고리즘에 비하여 약 2%의 연산량을 가지면서 각 픽셀이 독립적으로 연산이 가능하도록 하였다.

• ETRI Journal
• /
• 제25권5호
• /
• pp.305-314
• /
• 2003

In this paper, we present a soft IP compiler for the Reed-Solomon decoder that generates a fully synthesizable VHDL core exploiting characteristic parameters and design constraints that we newly classify for the soft IP. It produces a structural design with an estimable regular architecture based on a finite state machine with a datapath (FSMD). Since characteristic parameters provide different design points on the design space, using one of two simple procedures called the constructive search with area increment (CSAI) and constructive search with speed decrement (CSSD) for design space exploration, the core compiler makes it possible for an IP user to create the Reed-Solomon decoder with appropriate sub-architectures without synthesizing many models. Experimental results show that the IP compiler can apply to several industry standards.

• 전자공학회논문지
• /
• 제49권10호
• /
• pp.34-42
• /
• 2012

IP Network에서 에너지 절감에 기본이 되는 에너지 절약 power 모델에 대해 분석 하고, 에너지 절약이 가능한 한 가지 방안으로 적응적 버퍼링 기법을 적용한 버스트 패킷 구성(adaptive buffering and burst) 방식 및 그의 구현 알고리즘을 제안하고, 그 특징을 설명한다. 본 논문에서는 core IP 네트워크의 ingress router에서 buffering 기간 B를 입력 트래픽에 따라 동적으로 변경하는 적응적 버퍼링 방법과 구성 방법을 설명한다. 이 방법은 주어진 범위의 버퍼링 기간 내에서, ingress 라우터의 입력 트래픽 량이 적으면 버퍼링 주기를 길게, 입력 트래픽 량이 많으면 버퍼링 주기를 짧게 조절하는 방식이며, 이는 네트워크 내에서 입력 트래픽이 적을 때 idle/active의 transition 횟수를 줄이고, 입력 트래픽이 클 때는 중계 라우터에서 버스트의 연속성에 의해 idle/active의 transition 횟수를 줄여 네트워크의 idle 기간을 늘려 에너지 절약 효과를 높이고 있다. 본 방식은 시뮬레이션을 통해 idle period를 증가 시킬 수 있음을 보여 주고, 에너지를 절약 할 수 있음을 확인 한다. 특히 본 제안 방식은 네트워크 특성과 적절히 타협하면, 네트워크 에너지를 절약 할 수 있는 방안임을 분명히 한다.

• 정보처리학회논문지C
• /
• 제12C권5호
• /
• pp.687-694
• /
• 2005

ATM과 IP 망에서 혼잡발생시 높은 우선순위를 가진 패킷은 낮은 우선순위를 가진 패킷에 비해 영향을 적게 받도록 설계되어야 한다. 이러한 문제 해결을 위해, 본 논문에서는 기존 If 망에서 사용되는 가중치 CSFQ(Weighted Core-Stateless Fair Queueing)를 ATM 노드의 공간 우선순위(space priority) 정책에 적용하였다. 성능분석을 위해 임계치(threshold)를 갖는 MMPP/D/1/K 큐잉모델의 트래픽 클래스별 셀 손실률을 유도하고 그 결과를 논하였다. 분석결과를 통해 가중치 CSFQ 기법이 ATM 혹은 IP 노드에서 차별화된 서비스 제공에 매우 유용함을 보였다.

• 한국항행학회논문지
• /
• 제12권6호
• /
• pp.591-597
• /
• 2008

현재 이동통신망의 주요 서비스는 기존의 음성 서비스뿐만 아니라 데이터 서비스의 비중이 점차 늘어가고 있다. 그리고 데이터 서비스는 다양한 미디어가 결합되는 멀티미디어의 형태로 발전하고 있다. 그러나 한재의 네트워크는 멀티미디어 데이터를 기존의 최신형 데이터와 동일하게 처리하여 사용자가 요구하는 QoS를 만족시키지 못한다. 따라서 본 논문에서는 QoS를 제공하는 MPLS기법을 Core망에 적용하여 멀티미디어 데이터의 QoS를 보장할 수 있는 네트워크 구조를 제안한다. 특히 MPLS기법을 Core망에 적용한 경우의 throughput을 시뮬레이션 시간 및 사용자 수의 변화에 따라 비교 분석한다.