• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.23-29
• /
• 2011

본 논문에서는 GPS 수신기를 위한 dB-선형 특성이 개선된 가변 이득 증폭기 회로를 제안한다. 제안된 dB-선형 전류 발생기는 dB-선형성 오차가 ${\pm}0.15$dB 이내로 개선되었다. 개선된 dB-선형 전류 발생기를 사용하여 GPS 수신기를 위한 가변 이득 증폭기를 설계였다. GPS 수신기의 IF 주파수는 4MHz를 가정하였고, 선형성 요구조건을 도출하여 만족하기 위해 최소 이득일때 24dBm의 IIP3를 만족하도록 하였다. 가변이득 증폭기는 3단으로 구성되어 있으며 DC-오프셋 제거 루프를 통하여 회로의 오프셋 전압을 보상하였다. 설계된 가변 이득 증폭기의 이득은 -8dB~52dB의 범위를 가지며 이득의 dB-선형성은 ${\pm}0.2$dB 이내를 충족한다. 3-dB 주파수 대역폭은 이득에 따라 35MHz~106MHz를 보인다. 가변 이득 증폭기는 CMOS 0.18${\mu}m$ 공정을 이용하여 설계되었으며 전력은 1.8V 전원 전압에서 3mW를 소비한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.147-155
• /
• 2002

This paper describes RF front-end transceiver chipset for the dual-mode operation of PCS-Korea and IMT-2000. The transceiver chipset has been implemented in a $0.25\mutextrm{m}$ single-poly five-metal CMOS technology. The receiver IC consists of a LNA and a down-mixer, and the transmitter IC integrates an up-mixer. Measurements show that the transceiver chipset covers the wide RF range from 1.8GHz for PCS-Korea to 2.1GHz for IMT-2000. The LNA has 2.8~3.1dB NF, 14~13dB gain and 5~4dBm IIP3. The down mixer has 15.5~16.0dB NF, 15~13dB power conversion gain and 2~0dBm IIP3. The up mixer has 0~2dB power conversion gain and 6~3dBm OIP3. With a single 3.0V power supply, the LNA, down-mixer, and up-mixer consume 6mA, 30mA, and 25mA, respectively.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.293-299
• /
• 2004

An active RC 2nd order Butterworth filter suitable for a baseband channel-selection filter of a direct conversion receiver is presented. The linearity of the 2nd order Butterworth filter is analyzed. In order to improve the linearity of the filter, the operational amplifiers should have a high linear gain and low 3rd harmonic, and the filter should be designed to have large feedback factor. This second order Butterworth filter achieves-14dBV in-channel (400kHz, 500kHz) IIP3, +29dBV out-channel (10MHz, 20.2MHz) IIP3 and 15.6 $nV/\sqrt{Hz}$ input-referred noise and dissipates 10.8mW from a 2.7-V supply. The analysis and experimental results are in good agreement

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.443-450
• /
• 2016

The linearization technique for low noise amplifier (LNA) has been implemented in standard $0.18-{\mu}m$ BiCMOS process. The MOS-BJT derivative superposition (MBDS) technique exploits a parallel LC tank in the emitter of bipolar transistor to reduce the second-order non-linear coefficient ($g_{m2}$) which limits the enhancement of linearity performance. Two feedback capacitances are used in parallel with the base-collector and gate-drain capacitances to adjust the phase of third-order non-linear coefficients of bipolar and MOS transistors to improve the linearity characteristics. The MBDS technique is also employed cascode configuration to further reduce the second-order nonlinear coefficient. The proposed LNA exhibits gain of 9.3 dB and noise figure (NF) of 2.3 dB at 2 GHz. The excellent IIP3 of 20 dBm and low-power power consumption of 5.14 mW at the power supply of 1 V are achieved. The input return loss ($S_{11}$) and output return loss ($S_{22}$) are kept below - 10 dB and -15 dB, respectively. The reverse isolation ($S_{12}$) is better than -50 dB.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.53-57
• /
• 2017

본 논문에서는 의료 기기용 401MHz - 406MHz MedRadio 대역에서 사용하는 저잡음 증폭기를 제안한다. 제안한 저잡음 증폭기는 전류 재사용 gm-boosting 기술을 이용한 공통 게이트 증폭기 구조를 채택하여 기존의 gm-boosted 공통 게이트 증폭기에 비해 동일한 전력소모에서 더 높은 전압 이득과 더 낮은 잡음 지수 특성을 얻었다. 제안한 전류 재사용 gm-boosted 저잡음 증폭기는 $0.13{\mu}m$ CMOS 공정을 사용하여 설계하였고, 22 dB의 전압 이득, 2.95 dB의 잡음 지수, -17 dBm의 IIP3 특성을 보이며, 공급 전압 0.5 V에서 $170{\mu}W$의 전력을 소비한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.630-634
• /
• 2004

본 논문은 802.113 무선 근거리 통신망 (wireless LAN)용 5.25GHz SiGe 저잡음 증폭기 (LNA)의 설계에 대해 다루고 있다. 이러한 저잡음 증폭기는 2단 구조를 가지고, 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이는 5.25GHz의 동작주파수에서 17㏈의 전압이득, 2.7㏈의 잡음지수, -l5㏈의 반사계수, -5㏈m의 IIP3 및 -14㏈m의 1㏈ compression point와 같은 우수한 동작특성을 보였다. 바이어스 회로에서 소모되는 0.5mW를 포함하여 전체회로에서 소모되는 총전력은 7mW였다.

• 마이크로전자및패키징학회지
• /
• 제7권3호
• /
• pp.19-25
• /
• 2000

본 논문에서는 5 MHz의 채널 대역폭을 갖는 IMT-2000단말기용 RF 수신모듈을 설계하여 제작하였다. 제작된 RF수신모듈은 저잡음증폭기, RF SAW필터, 하향 변환기, IF SAW필터, AGC, PLL 주파수합성기로 구성되어졌다. 저잡음증폭기의 잡음지수와 IIP3는 2.14 GHz에서 0.8 dB와 3 dBm이고, 하향 변환기의 변환이득은 10 dB, AGC의 활성영역은 80 dB이었고, PLL의 위상잡음은 100 kHz에서 -100 dBc이였다. 수신모듈의 수신감도는 -48 dBm으로 제작되었다.

• 한국전자파학회논문지
• /
• 제18권4호
• /
• pp.408-415
• /
• 2007

본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 $3.1{\sim}4.8\;GHz$ 대역에서 사용할 수 있는 스위칭-이득 제어 저잡음 증폭기를 설계하였다. 높은 이득 모드에서 전력 이득은 12.5 dB, IIP3는 0 dBm, 소비 전류는 8.13 mA로 측정되었으며, 낮은 이득 모드에서는 전력 이득 -8.7 dB, IIP3는 9.2 dBm, 소비 전류는 0 mA로 측정 되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.675-681
• /
• 2016

A 41dB gain control range $6^{th}$-order band-pass receiver front-end (RFE) using CMOS switched frequency translated impedance (FTI) is presented in a 40 nm CMOS technology. The RFE consists of a frequency tunable RF band-pass filter (BPF), IQ gm cells, and IQ TIAs. The RF BPF has wide gain control range preserving constant filter Q and pass band flatness due to proposed pre-distortion scheme. Also, the RF filter using CMOS switches in FTI blocks shows low clock leakage to signal nodes, and results in low common mode noise and stable operation. The baseband IQ signals are generated by combining baseband Gm cells which receives 8-phase signal outputs down-converted at last stage of FTIs in the RF BPF. The measured results of the RFE show 36.4 dB gain and 6.3 dB NF at maximum gain mode. The pass-band IIP3 and out-band IIP3@20 MHz offset are -10 dBm and +12.6 dBm at maximum gain mode, and +14 dBm and +20.5 dBm at minimum gain mode, respectively. With a 1.2 V power supply, the current consumption of the overall RFE is 40 mA at 500 MHz carrier frequency.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.86-93
• /
• 2008

2.4 GHz 대역 완전차동 직접변환 수신기를 위한 저전력, 저잡음, 고선형성을 가지는 새로운 구조의 하이브리드 발룬(Hybrid Balun) 회로를 제안한다. 제안된 하이브리드 발룬은 수동형 트랜스포머(Passive Transformer)와 손실 보상용 보조 증폭기(Loss-compensating Auxiliary Amplifiers)로 구성된다. 트랜스포머와 보상용 증폭기 사이의 신호의 분리와 결합에 대한 설계 이슈들을 제시하였다. $0.18{\mu}m$ 공정으로 제작된 하이브리드 발룬은 수동형 발룬에 비해 2.4 GHz 대역에서 이득은 2.8 dB 높고 잡음지수는 1.9 dB 낮으며, 측정된 IIP3는 +23 dBm 이다. 전체 전력소모는 1.2 V 전원 전압에서 0.67 mA로서 저전력으로 구현되었다. 하이브리드 발룬 기술을 적용하여 설계된 무선센서노드용 CMOS 직접변환 수신기는 수동형 발룬을 사용했을 때 비해 0.82 mW의 추가 전력소모만으로 전체 잡음 지수를 현저히 낮출 수 있음을 확인하였다.