• 대한전자공학회논문지SD
• /
• 제44권5호
• /
• pp.8-14
• /
• 2007

본 논문에서는 MOS 소자의 게이트 유전체로 사용될 고유전 박막으로 $HfO_2$/Hf 박막을 제조하여 그 전기적 특성을 관찰하였다. $HfO_2$박막은 TEMAH와 $O_3$ 전구체를 사용한 ALD 방법으로 p-type (100) 실리콘 웨이퍼 위에 증착하였다. $HfO_2$막을 증착시키기 전에 중간층으로써 Hf 금속 층을 증착하였다. Round-type의 MOS 커패시터 제작을 위해, 상부 전극은 Al 또는 Pt을 이용하여 약 2000 ${\AA}$ 두께의 전극을 형성하였다. $HfO_2$ 박막은 화학정량적 특성을 보였으며, $HfO_2$/Si 계면에서 Si-O 결합 대신 Hf-Si 결합과 Hf-Si-O 결합이 관찰되었다. $HfO_2$와 Si 사이의 Hf 중간층은 $SiO_x$의 성장이 억제되었고, $HfSi_xO_y$으로 변형되었다. 이러한 결과로 $HfO_2$/Hf/Si 구조에서 Hf 중간층이 있음으로 게이트 유전체의 고유전율이 유지되면서 계면 특성이 개선됨을 확인하였다.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.98-103
• /
• 2013

본 연구에서는 IZO를 활성층으로 하고 $HfSiO_x$를 절연층으로 한 TFT에 대하여 그 성능을 측정하였다. $HfSiO_x$는 $HfO_2$ target과 Si target을 co-sputtering 하여 증착하였으며 RF power를 달리 하여 네 가지의 $HfSiO_x$ 박막을 제작하였다. 공정의 간소화를 위해 게이트 전극을 제외한 모든 층들은 RF-magnetron sputtering system과 shadow mask만을 이용하여 증착하였으며 공정의 간소화를 위해 어떠한 열처리도 하지 않았다. 네 가지 $HfSiO_x$ 박막의 구조적 변화를 X-ray diffraction(XRD), atomic force microscopy(AFM)을 통해 분석하였고, 그 전기적 특성을 확인하였다. 박막 내 $HfO_2$와 Si의 조성비에 따라 그 특성이 현저히 차이가 남을 확인하였다. $HfO_2$(100W)-Si(100W)의 조건으로 증착한 $HfSiO_x$ 박막을 절연층으로 한 소자의 특성이 전류 점멸비 5.89E+05, 이동도 2.0[$cm^2/V{\cdot}s$], 문턱전압 -0.5[V], RMS 0.263[nm]로 가장 좋은 결과로 나타났다. 따라서 $HfSiO_x$ 박막 내의 적절한 $HfO_2$와 Si의 조성비가 계면의 질을 향상시킴은 물론, $HfO_2$자체의 trap이나 defect를 효과적으로 줄여 줌으로써 소자의 성능 향상에 중요한 요소라 판단된다.

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
• /
• pp.45-47
• /
• 2002

반도체 소자의 고집적화 및 고속화가 요구됨에 따라 MOSFET 구조의 게이트 절연막으로 사용되고 있는 SiO₂ 박막의 두께를 감소시키려는 노력이 이루어지고 있다. 0.1㎛ 이하의 소자를 위해서는 15Å 이하의 두께를 갖는 SiO₂가 요구된다. 하지만 두께감소는 절연체의 두께와 지수적인 관계가 있는 누설전류를 증가시킨다[1-3]. 따라서 같은 게이트 개패시턴스를 유지하면서 누설전류를 감소시키기 위해서는 높은 유전상수를 갖는 두꺼운 박막이 요구되는 것이다. 그러므로 약 25정도의 높은 유전상수를 갖고 5.2～7.8 eV 정도의 비교적 높은 bandgap을 갖으며, 실리콘과 열역학적으로 안정한 물질로 알려진 HfO2[4-5]가 최근 큰 관심을 끌고 있다. 본 연구에서는 HfO₂ 박막을 실제 소자에 적용하기 위하여 전극 및 열처리에 따른 HfO₂ 박막의 미세구조 및 전기적 특성에 관한 연구를 수행하였다. 이를 위해, HfO₂ 박막을 reactive DC magnetron sputtering 방법으로 증착하고, XRD, TEM, XPS를 사용하여 ZrO₂ 박막의 미세구조를 관찰하였으며, MOS 캐패시터 구조의 C-V 및 I-V 특성을 측정하여 HfO₂ 박막의 전기적 특성을 관찰하였다. HfO₂ 타겟을 스퍼터링하면 Ar 스퍼터링에 의해 에너지를 가진 산소가 기판에 스퍼터링되어 Si 기판과 반응하기 때문에 HfO₂ 박막 형성과 더불어 Si 기판이 산화된다[6]. 그래서 HfO₂같은 금속 산화물 타겟 대신에 순수 금속인 Hf 타겟을 사용하고 반응성 기체로 O₂를 유입시켜 타겟이나 시편위에서 high-k 산화물을 만들면 SiO/sub X/ 계면층을 제어할 수 있다. 이때 저유전율을 갖는 계면층은 증착과 열처리 과정에서 형성되고 특히 500℃ 이상에서 high-k/Si를 열처리하면 계면 SiO₂층은 증가하는 데, 이것은 산소가 HfO₂의 high-k 박막층을 뚫고 확산하여 Si 기판을 급속히 산화시키기 때문이다. 본 방법은 증착에 앞서 Si 표면을 희석된 HF를 이용해 자연 산화막과 오염원을 제거한 후 Hf 금속층과 HfO₂ 박막을 직류 스퍼터링으로 증착하였다. 우선 Hf 긍속층이 Ar 가스 만의 분위기에서 증착되고 난 후 공기중에 노출되지 않고 연속으로 Ar/O₂ 가스 혼합 분위기에서 반응 스퍼터링 방법으로 HfO₂를 형성하였다. 일반적으로 Si 기판의 표면 위에 자연적으로 생기는 비정질 자연 산화막의 두께는 10～15Å이다. 그러나 Hf을 증착한 후 단면 TEM으로 HfO₂/Si 계면을 관찰하면 자연 산화막이 Hf 환원으로 제거되기 때문에 비정질 SiO₂ 층은 관찰되지 않았다. 본 실험에서는 HfO2의 두께를 고정하고 Hf층의 두께를 변수로 한 게이트 stack의 물리적 특성을 살펴보았다. 선증착되는 Hf 금속층을 0, 10, 25Å의 두께 (TEM 기준으로 한 실제 물리적 두께) 로 증착시키고 미세구조를 관찰하였다. Fig. 1(a)에서 볼 수 있듯이 Hf 금속층의 두께가 0Å일때 13Å의 HfO₂를 반응성 스퍼터링 방법으로 증착하면 HfO₂와 Si 기판 사이에는 25Å의 계면층이 생기며, 이것은 Ar/O₂의 혼합 분위기에서의 스퍼터링으로 인한 Si-rich 산화막 또는 SiO₂ 박막일 것이다. Hf 금속층의 두께를 증가시키면 계면층의 성장은 억제되는데 25Å의 Hf 금속을 증착시키면 HfO₂ 계면층은 10Å미만으로 관찰된다. 그러므로 Hf 금속층이 충분히 얇으면 플라즈마내 산소 라디칼, 이온, 그리고 분자가 HfO₂ 층을 뚫고 Si 기판으로 확산되어 SiO₂의 계면층을 성장시키고 Hf 금속층이 두꺼우면 SiO/sub X/ 계면층을 환원시키면서 Si 기판으로의 산소의 확산은 막기 때문에 계면층의 성장은 억제된다. 따라서 HfO₂/Hf(Variable)/Si 계에서 HfO₂ 박막이 Si 기판위에 직접 증착되면, 순수 HfO₂ 박막의 두께보다 높은 CET값을 보이고 Hf 금속층의 두께를 증가시키면 CET는 급격하게 감소한다. 그러므로 HfO₂/Hf 박막의 유효 유전율은 단순 반응성 스퍼터링에 의해 형성된 HfO₂ 박막의 유전율보다 크다. Fig. 2에서 볼 수 있듯이 Hf 금속층이 너무 얇으면 계면층의 두께가 두꺼워 지고 Hf 금속층이 두꺼우면 HfO₂층의 물리적 두께가 두꺼워지므로 CET나 EOT 곡선은 U자 형태를 그린다. Fig. 3에서 Hf 10초 (THf=25Å) 에서 정전 용량이 최대가 되고 CET가 20Å 이상일 때는 high-k 두께를 제어해야 하지만 20Å 미만의 두께를 유지하려면 계면층의 두께를 제어해야 한다.

• 한국전기전자재료학회논문지
• /
• 제22권2호
• /
• pp.101-106
• /
• 2009

In this paper, Thin films of $HfO_2$/Hf were deposited on p-type wafer by Atomic Layer Deposition (ALD). We studied the electrical and material characteristics of $HfO_2$/Hf/Si MOS capacitor depending on thickness of Hf metal layer. $HfO_2$ films were deposited using TEMAH and $O_3$ at $350^{\circ}C$. Samples were then annealed using furnace heating to $500^{\circ}C$. Round-type MOS capacitors have been fabricated on Si substrates with $2000\;{\AA}$-thick Pt top electrodes. The composition rate of the dielectric material was analyzed using TEM (Transmission Electron Microscopy), XRD (X-ray Diffraction) and XPS (X-ray Photoelectron Spectroscopy). Also the capacitance-voltage (C-V), conductance-voltage (G-V), and current-voltage (I-V) characteristics were measured. We calculated the density of oxide trap charges and interface trap charges in our MOS device. At the interface between $HfO_2$ and Si, both Hf-Si and Hf-Si-O bonds were observed, instead of Si-O bond. The sandwiched Hf metal layer suppressed the growing of $SiO_x$ layer so that $HfSi_xO_y$ layer was achieved. And finally, the generation of both oxide trap charge and interface trap charge in $HfO_2$ film was reduced effectively by using Hf metal layer.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2017년도 춘계학술대회 논문집
• /
• pp.138-138
• /
• 2017

차세대 CMOS 소자의 지속적인 고직접화를 위해서는 높은 gate capacitance와 낮은 gate leakage current를 확보를 위한, 적절한 metal gate electrode와 high-k dielectric 물질의 개발이 필수적으로 요구된다. 특히, gate dielectric으로 적용하기 위한 다양한 high-k dielectric 물질 후보군 중에서, 높은 dielectric constant와, 낮은 leakage current, 그리고 Si과의 우수한 열적 안정성을 가지는 Zr silicates 또는 Hf silicates(ZrSiO4와 HfSiO4) 물질이 높은 관심을 받고 있으며, 이를 원자층 증착법을 통해 구현하기 위한 노력들이 있어왔다. 그러나, 현재까지 보고된 원자층 증착법을 이용한 Zr silicates 및 Hf silicates 공정의 경우, 개별적인 Zr(또는 Hf)과 Si precursor를 이용하여 ZrO2(또는 HfO2)과 SiO2를 반복적으로 증착하는 방식으로 Zr silicates 또는 Hf silicates를 형성하고 있어, 전체 공정이 매우 복잡해지는 문제점 뿐 아니라, gate dielectric 내에서 Zr과 Si의 국부적인 조성 불균일성을 야기하여, 제작된 소자의 신뢰성을 떨어뜨리는 문제점을 나타내왔다. 따라서, 본 연구에서는 이러한 문제점을 개선하기 위하여, 하나의 precursor에 Zr (또는 Hf)과 Si 원소를 동시에 가지고 있는 DNS-Zr과 DNS-Hf bimetallic precursor를 이용하여 새로운 ZrSiO4와 HfSiO4 ALD 공정을 개발하고, 그 특성을 살펴보고자 하였다. H2O와 O3을 reactant로 사용한 원자층 증착법 공정을 통하여, Zr:Si 또는 Hf:Si의 화학양론적 비율이 항상 일정한 ZrSiO4와 HfSiO4 박막을 형성할 수 있었으며, 이들의 전기적 특성 평가를 진행하였으며, dielectric constant 및 leakage current 측면에서 우수한 특성을 나타냄을 확인할 수 있었다. 이러한 결과를 바탕으로, bimetallic 전구체를 이용한 ALD 공정은 차세대 고성능 논리회로의 게이트 유전물질에 응용이 가능할 것으로 판단된다.

• 한국진공학회지
• /
• 제18권1호
• /
• pp.9-14
• /
• 2009

본 연구는 정방정계-$HfO_2$/Si 초격자의 계면 층 구조를 범밀도함수론 (density functional theory)을 이용하여 계산하였다. 입방정계-$HfO_2$는 Si 기판과 에피택시 접합을 위하여 a와 b축의 길이가 증가되면 c축의 길이가 2% 감소하여 정방정계 구조가 되었다. 정방정계-$HfO_2$와 Si 기판의 말단층에 따라서 8 개의 계면 층 모델이 생성되었다. 정방정계-$HfO_2$ (004)$_{1/4}$/Si $(004)_{3/4}$ 초격자구조가 에너지 관점에서 가장 안정하였고, 정방정계-$HfO_2$ $(004)_{1/4}$/Si (002) 초격자구조는 가장 불안정하였다. 에너지 관점에서 가장 불안정한 구조의 경우, 정방정계-$HfO_2$의 계면에 존재하는 2 개의 산소 원자가 Si 기판으로 이동하여 정방정계-$HfO_2$ 초격자구조에 2 개의 산소 공공이 생성되었다.

• 마이크로전자및패키징학회지
• /
• 제15권4호
• /
• pp.25-29
• /
• 2008

Reliability and performance in metal gate/high-k device with multiple gate dielectrics were investigated. MOSFETs with a thin $HfSiO_x$ layer on a thermal Si02 dielectric as gate dielectrics exhibit excellent mobility and low interface trap density. However, the distribution of threshold voltages of $HfSiO_x/SiO_2$ stack devices were wider than those of $SiO_2$ and $HfSiO_x$ single layer devices due to the penetration of Hf and/or intermixing of $HfSiO_x$ with underlying $SiO_2$. The results of TZDB and SILC characteristics suggested that a certain portion of $HfSiO_x$ layer reacted with the underlying thick $SiO_2$ layer, which in turn affected the reliability characteristics.

• 마이크로전자및패키징학회지
• /
• 제11권2호
• /
• pp.29-35
• /
• 2004

65 nm급 게이트 유전체로의 $HfO_2$의 적용을 위해 hydrogen-terminate된 Si 기판과 ECR $N_2$ plasma를 이용하여 SiNx를 형성한 기판 위에 MOCVD를 이용하여 $HfO_2$를 증착하였다. $450^{\circ}C$에서 증착시킨 박막의 경우 낮은 carbon 불순물을 가지며 비정질 matrix에 국부적인 결정화와 가장 적은 계면층이 형성되었으며 이 계면층은 Hf-silicate임을 알 수 있었다. 또한 $900^{\circ}C$, 30초간 $N_2$분위기에서 RTA 결과 $HfO_2/Si$의 single layer capacitor의 경우 계면층의 증가로 인해 EOT가 열처리전(2.6nm)보다 약 1 nm 증가하였다. 그러나 $HfO_2/SiNx/Si$ stack capacitor의 경우 SiNx 계면층은 열처리후에도 일정하게 유지되었으며 $HfO_2$ 박막의 결정화로 열처리전(2.7nm)보다 0.3nm의 EOT 감소를 나타내었으며 열처리후에도 $4.8{\times}10^{-6}A/cm^2$의 매우 우수한 누설전류 특성을 가짐을 알 수 있었다.

• 한국재료학회지
• /
• 제8권9호
• /
• pp.791-796
• /
• 1998

self-aligned silicide(salicide)제조시 CoSi2의 에피텍셜 성장을 돕기 위하여 Co와 Si 사이에 내열금속층을 넣은 Co/내열금속/Si의 실리사이드화가 관심을 끌고 있다. Hf 역시 Ti와 마찬가지로 이러한 용도로 사용될 수 있다. 한편, Co/Hf 이중층 salicide 트랜지스터가 성공적으로 만들어지기 위해서는 spacer oxide 위에 증착된 Co/Hf 이중층이 열적으로 안정해야 한다. 이러한 배경에서 본 연구에서는 SiO2기판 위에 증착한 Co 단일층과 Co/Hf 이중층을 급속열처리할 때 Co와 SiO2간의 계면과 Co/Hf와 SiO2간의 계면에서의 상호반응에 대하여 조사하였다. Co 단일층과 Co/Hf 이중층은 각각 $500^{\circ}C$와 $550^{\circ}C$에서 열처리한 후 면저항이 급격하게 증가하기 시작하였는데, 이것은 Co층이 SiO2와의 계면에너지를 줄이기 위하여 응집되기 때문이다. 이 때 Co/Hf의 경우 열처리후 Hf에 의하여 SiO2 기판이 일부 분해됨으로써 Hf 산화물이 형성되었으나, 전도성이 있는 HfSix 등의 화합물은 발견되지 않았다.

• 한국자기학회지
• /
• 제13권1호
• /
• pp.6-14
• /
• 2003

열처리 온도에 따라 접합유리와의 화학적 반응이 Fe-Hf-N/SiO$_2$, 및 Fe-Hf-N/Cr/SiO$_2$ 박막의 물리적, 자기적 특성에 미치는 영향을 고찰하였다. 접합유리와 반응된 Fe-Hf-N/SiO$_2$ 박막의 연자기 특설은 온도가 증가함에 따라 크게 떨어졌으며, $600^{\circ}C$에서 포화자화값은 1 kG, 보자력이 27 Oe, 10MHz에서의 유효투자율이 70로 자기적 특성이 급격히 열화되었다. 이는 접합유리와의 화학적 반응에 의해 Fe-Hf-N 박막이 H$_{f}$ O$_2$, Fe$_3$O$_4$ 등으로 산화되기 때문인 것으로 나타났다. Fe-Hf-N/Cr/SiO$_2$ 박막의 경우, $600^{\circ}C$에서 포화자화값 13.5kG, 보자력은 4Oe, 10 MHz에서의 유효 투자율이 700으로 Fe-Hf-N/SiO$_2$ 박막보다 연자기 특성 열화가 덜 일어났다. 이는 Fe-Hf-N/Cr/SiO$_2$ 박막의 Cr 층이 Fe-Hf-N 박막의 산화를 억제하여. 일부에서만 HfO$_2$가 생성되고 나머지는 원래의 $\alpha$-Fe상을 유지하기 때문인 것으로 나타났다.