• 제목/요약/키워드: Gates Method

검색결과 239건 처리시간 0.031초

무선 ATM망에서 메모리를 이용한 프레임 동기 알고리즘의 ASIC 설계 (ASIC Design of Frame Sync Algorithm Using Memory for Wireless ATM)

  • 황상철;김종원
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.82-85
    • /
    • 1998
  • Because ATM was originally designed for the optical fiber environment with bit error rate(BER) of 10-11, it is difficult to maintain ATM cell extraction capability in wireless environment where BER ranges from 10-6 to 10-3. Therefore, it must be proposed the algorithm of ATM cell extraction in wereless environment. In this paper, the frame structure and synchronization algorithm satisfyling the above condition are explained, and the new ASIC implementation method of this algorithm is proposed. The known method using shift register needs so many gates that it is not suitable for ASIC implementation. But in the proposed method, a considerable reduction in gate count can be achieved by using random access memory.

  • PDF

T-게이트 통합 모듈에 의한 조합 MVL 함수의 구성 (Construction of Combinational MVL Function Based on T-Gate Integrated Module)

  • 박동영;최재석;김흥수
    • 대한전자공학회논문지
    • /
    • 제26권11호
    • /
    • pp.1839-1849
    • /
    • 1989
  • An optimal variable assignment algorithm is presented as a decomposition method of MVL functions. A given 3-valued combinational logic function is disintegrated into subfunction composed of the function dependant relation, then extracted implicant output elements from subfunctions are assigned to a T-gates. As a circuit implementation tool, a programmable integarated T-gate module is proposed, and the construction procedure of combinational MVL functions is systematized in each step. This method is expected to give properties of the systematic procedure, possibility of T-gate number reduction, unification of module, and flexibility of module composition. Specially variable decomposition method can be pointed out as an approach to solving the limitation problem of the input and output terminal number in VLSI implementations.

  • PDF

Nanoscale NAND SONOS memory devices including a Seperated double-gate FinFET structure

  • Kim, Hyun-Joo;Kim, Kyeong-Rok;Kwack, Kae-Dal
    • 한국신뢰성학회지:신뢰성응용연구
    • /
    • 제10권1호
    • /
    • pp.65-71
    • /
    • 2010
  • NAND-type SONOS with a separated double-gate FinFET structure (SDF-Fin SONOS) flash memory devices are proposed to reduce the unit cell size of the memory device and increase the memory density in comparison with conventional non volatile memory devices. The proposed memory device consists of a pair of control gates separated along the direction of the Fin width. There are two unique alternative technologies in this study. One is a channel doping method and the other is an oxide thickness variation method, which are used to operate the SDF-Fin SONOS memory device as two-bit. The fabrication processes and the device characteristics are simulated by using technology comuter-adided(TCAD). The simulation results indicate that the charge trap probability depends on the different channel doping concentration and the tunneling oxide thickness. The proposed SDG-Fin SONOS memory devices hold promise for potential application.

DS-CDMA용 개선된 PN 코드 포착 시스템의 ASIC 설계 (A ASIC design of the Improved PN Code Acquisition System for DS/CDMA)

  • 조병록;박종우
    • 정보처리학회논문지D
    • /
    • 제9D권1호
    • /
    • pp.161-166
    • /
    • 2002
  • PN 코드 포착 과정에서 기존의 방식은 한 시점에서 PN 코드를 검색하므로 PN 코드 포착시간에서 문제가 있다. 본 논문에서는 서로 다른 2개의 코드시점에서 PN 코드를 검색하므로 PN 코드 포착시간을 줄일 수 있는 알고리즘을 제안한다. 본 논문에서는 새롭게 제안한 알고리즘으로 ASIC 칩을 설계하였다. 제안한 알고리즘을 이용하여 설계한 ASIC 칩은 기존의 PN 코드 포착과정보다 면적(게이트의 수)은 약간 늘어났지만 PN 코드포착의 성능은 기존의 방법보다 더 좋음을 확인했다.

차량용 펄스 레이더에서 간섭영향에 대한 검출기의 성능 분석 (Performance Analysis of Detector in Automobile Pulse Radar with Considering Interference)

  • 이종훈;고석준
    • 대한임베디드공학회논문지
    • /
    • 제14권1호
    • /
    • pp.11-18
    • /
    • 2019
  • In this paper, we consider interferences from other automobile pulse radars using same frequency spectrum. In order to eliminate the interference, we propose the PN code modulation method. This method uses the cross-correlation between PN codes with different seed. The ROC performance is used for comparing the proposed detector to conventional method. And the proposed detector can decide the present or absent of targets and measure the range of the targets by using memory buffer of range gate. Especially, we use false alarm probability for all range gates. That is the false alarm if in any one range gate the false alarm occurs. From the simulation result, we can see that the proposed detector with using PN code is not influenced by interferences.

99mTc-DTPA를 이용한 사구체여과율 검사에서 이소성 신장과 소아 환자의 신장 깊이 측정방법의 적절성 (Suitability of Measuring a Kidney Depth with Assessment of Glomerular Filtration Rateusing 99mTc-DTPA in the Ectopic Kidney and Pediatric Patients)

  • 최재민;이영희;심동오
    • 핵의학기술
    • /
    • 제18권2호
    • /
    • pp.62-67
    • /
    • 2014
  • 증례: 첫 번째 임상 증례는, 신 기증을 위해 사구체 여과 율검사를 실시했던 환자 중 한쪽 신장이 방광 내에 위치한 환자이다. 핵 의학과 체외 검사를 비롯하여 혈액 검사와 요 검사 수치는 모두 정상 수치를 보였으나, 사구체 여과율 검사만 정상으로 나오지 않았고, 신장의 깊이 측정이 정확하지 않았던 것이 원인임을 알았다. Tonnesen 방정식을 이용해 감마 카메라에서 자동으로 계산되는 신장의 깊이와 서울 아산 병원에서 시행한 단층 영상을 이용해 도출된 신장 깊이를 통한 사구체여과 율 비교는 주목할 만한 결과를 보여주었다. 두 번째로, 신장 기증을 하기 위해 사구체 여과 율 검사를 실시 하였으나, 결과값이 정상으로 나오지 않았다. 첫 번째 경우와 마찬가지로 다른 타 검사의 결과는 모두 정상 수치를 보였다. 단층 영상을 이용해 신장 깊이를 측정하였고, 그 값을 바탕으로 사구체 여과 율을 계산하였더니 다른 검사 결과(피 검사, 요 검사 등)와 상응하는 결과를 보여 주었다.위 두 가지 증례에 대해 통계적 유의성을 알아 보고자, 본원에서는 신 기증자 성인 남녀 39명의 단층 영상에서 측정한 신장 깊이를 이용하여 측정한 값과 Tonnesen 방정식을 적용한 Gates 방법의 사구체 여과 율 값 간에 통계적으로 유의한 차이가 있는지 조사 하였다. 그 결과 단층 영상을 바탕으로 신장 깊이를 측정한 경우 Tonnesen 방정식을 적용한 Gates 방법의 사구체 여과 율 보다 높은 것을 확인하였는데, 이는 신 기증자의 요 질소 수치와 Cr51-EDTA 그리고 MDRD의 값과 상응하는 결과임을 알 수 있었다. 마지막으로, 사구체 여과율 검사를 받은 소아 환자의 증례에서는 소아환자의 경우 성인에게 적용했던 Tonnesen방정식을 적용할 수 있는지 알아 보았다. 더불어 장비 제조사에서 제공하는 Gordon 방정식의 결과와도 함께 비교해 보았다. 고찰 사구체 여과율 검사 시 주사기계수, 신장깊이, 그리고 교정신장계수의 3가지 기술적 요소가 측정에 영향을 주는 인자인데, 그 중 신장깊이를 단층 영상으로 참고하여 신장의 위치가 상이한 경우가 없는지 세심한 주의가 필요하다. 현재까지 신장 깊이를 측정하는 방법이 많이 있었지만, 절대적으로 정확한 신장 깊이를 측정하는 방법에 대해선 여전히 논의가 뜨겁다. 실제로 다른 방정식에 비해 신장 깊이를 정확히 측정하지 못하는 Tonnesen 법을 이용하는 경우를 많이 볼 수 있었다. 기형 신장, 말굽 형 신장의 사구체 여과율 측정 시 단층 영상을 이용하여 신장의 깊이를 보정한다면, 다른 임상 결과에 상응하는 값을 얻을 수 있다고 생각한다. 또한 신장 여과 율 추적 검사를 시행하는 환자의 경우, 같은 장비에서, 적어도 신장 깊이를 측정하는 같은 방정식을 이용하여 사구체 여과 율을 구해야 할 필요가 있겠으며, 마지막으로, 소아 환자의 사구체 여과 율 시행 시, 소아의 신장 깊이를 계산하는 방정식을 이용하도록 하고, 해당 기기에서 방정식을 선택할 수 없다면, 직접 신장 깊이를 계산하는 노력이 필요할 것으로 사료 된다.

  • PDF

99mTc-DTPA 신장 동적 검사(Renal Dynamic Scan) 시 동위원소 용량 변화와 Matrix Size 변경에 따른 사구체 여과율(Glomerular Filtration Rate, GFR) 수치 변화 비교 (Comparison of Activity Capacity Change and GFR Value Change According to Matrix Size during 99mTc-DTPA Renal Dynamic Scan)

  • 김현;도용호;김재일;최현준;우재룡;박찬록;하태환
    • 핵의학기술
    • /
    • 제24권1호
    • /
    • pp.27-32
    • /
    • 2020
  • 사구체 여과율은 신 기능의 평가와 신 질환의 경과 관찰에 중요한 지표다. 현재 임상에서 사구체 여과율을 측정하는 방법은 크게 혈청 크레아티닌 수치와 99mTc-DTPA을 이용해서 계산하는 검사가 유용하게 이용되고 있다. Gates 공식이 발표된 이후, 99mTc-DTPA Renal Dynamic Scan 검사시 이를 적용해 GFR을 감마카메라 장비를 이용하여 측정하고 있다. 본 논문의 목적은 Gates 공식을 적용해 사구체 여과율을 측정할 때 동위원소의 용량 변화, Matrix Size 변경에 따른 사구체 여과율을 분석해 보고자 한다. 본원에서 99mTc-DTPA Renal Dynamic Scan 검사를 받은 성인 환자 5명 (환자나이 = 62 ± 5, 남자 3명, 여자 2명)의 결과를 분석하였다. 99mTc-DTPA 15 mCi를 환자의 정맥에 순간 주사 후 21분간 동적 영상을 획득하였다. Activity, Matrix Size 변화에 따라 사구체 여과율을 평가하기 위해 2-3분 구간의 양쪽 신장과 조직에 관심 영역을 설정 후 총 계수를 측정하였다. Detector와 Table 간의 거리는 30cm로 유지하였고, 동위원소의 용량 변화 평가를 위해 Pre Syringe(PR)의 용량을 15, 20, 25, 30 mCi로 설정하였고, Post Syringe(PO)의 용량을 1, 5, 10, 15 mCi로 각각 설정하였다. 그리고 각각의 Matrix size를 32 × 32, 64 × 64, 128 × 128, 256 × 256, 512 × 512, 1024 × 1024로 변경하여 값을 비교 평가하였다. Matrix Size에서 동위원소의 용량이 증가할수록 사구체 여과율의 차이는 최대 52.95%에서 최소 16.67%로 점차 감소하였다. Matrix size 변화에 따른 사구체 여과율 값은 128에서 256, 256에서 512, 512에서 1024로 변경 시 2.4%, 0.2%, 0.2%로 유사하게 나타났으나, 32에서 64, 64에서 128로 변경 시 54.3 %, 39.43%로 GFR 값의 차이가 발생하였다. 마지막으로, 현재 사용 중인 256 Matrix, Pre syringe 15 mCi의 GFR 값을 기준으로 32 Matrix, Pre Syringe 15 mCi, Post Syringe 1 mCi 조건에서 82%로 가장 큰 차이가 발생하였고, 64 Matrix, Pre Syringe 30 mCi, Post Syringe 15 mCi의 조건에서 0.2%로 유사한 결과 값을 나타내었다. 본 논문을 통해 99mTc-DTPA Renal Dynamic Scan에서 Gates 공식을 이용해 사구체 여과율을 측정할 때, 동위원소의 용량과 Matrix Size 변화에 따라 사구체 여과율 측정에 영향이 있음을 확인하였다. 그러므로 각 병원에서 이를 적용해 GFR을 측정할 때 적절한 Parameter를 적용해서 검사의 유용성을 높아야 한다고 생각한다.

PDP의 가격절감을 위한 새로운 방전 AND Gate 및 구동기술에 관한 연구 (A Study on the New Discharge AND Gate and Drive Scheme for the Cost Down of the PDPs)

  • 염정덕
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제52권6호
    • /
    • pp.267-273
    • /
    • 2003
  • The plasma display panel with the electrode structure of new discharge AND gate and its driving scheme were proposed and the driving system for experiment was developed. And operation of these discharge AND gate was verified by the experiment of PDP addressing with floating electrode. This discharge AND gate operated by the operation speed of 8$mutextrm{s}$ and the operation margin of 100V. The address operation margin of 10V also obtained. It was known to be able to control the discharge of the adjoining scan electrode accurately. Because proposed method uses the DC discharge the control of the discharge can be facilitated compared with conventional discharge AND gate. Moreover, because the input discharge and the output discharge of discharge gate are separate, the display discharge can be prevented from passing discharge gates. Therefore, it is possible to apply to the large screen plasma display panel. And the decrease of contrast ratio does not occur because the scanning discharge does not influence the picture quality.

Logic Circuit Fault Models Detectable by Neural Network Diagnosis

  • Tatsumi, Hisayuki;Murai, Yasuyuki;Tsuji, Hiroyuki;Tokumasu, Shinji;Miyakawa, Masahiro
    • 한국지능시스템학회:학술대회논문집
    • /
    • 한국퍼지및지능시스템학회 2003년도 ISIS 2003
    • /
    • pp.154-157
    • /
    • 2003
  • In order for testing faults of combinatorial logic circuit, the authors have developed a new diagnosis method: "Neural Network (NN) fault diagnosis", based on fm error back propagation functions. This method has proved the capability to test gate faults of wider range including so called SSA (single stuck-at) faults, without assuming neither any set of test data nor diagnosis dictionaries. In this paper, it is further shown that what kind of fault models can be detected in the NN fault diagnosis, and the simply modified one can extend to test delay faults, e.g. logic hazard as long as the delays are confined to those due to gates, not to signal lines.

  • PDF

안전필수 계통의 리스크 평가를 위한 일회 순회 고장수목 모듈 검색 알고리즘 (One-time Traversal Algorithm to Search Modules in a Fault Tree for the Risk Analysis of Safety-critical Systems)

  • 정우식
    • 한국안전학회지
    • /
    • 제30권3호
    • /
    • pp.100-106
    • /
    • 2015
  • A module or independent subtree is a part of a fault tree whose child gates or basic events are not repeated in the remaining part of the fault tree. Modules are necessarily employed in order to reduce the computational costs of fault tree quantification. This quantification generates fault tree solutions such as minimal cut sets, minimal path sets, or binary decision diagrams (BDDs), and then, calculates top event probability and importance measures. This paper presents a new linear time algorithm to detect modules of large fault trees. It is shown through benchmark tests that the new method proposed in this study can very quickly detect the modules of a huge fault tree. It is recommended that this method be implemented into fault tree solvers for efficient probabilistic safety assessment (PSA) of nuclear power plants.