• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.522-531
• /
• 2018

FIPS 186-2에 정의된 224-비트 소수체 타원곡선 암호와 2048-비트 키길이의 RSA 암호를 단일 하드웨어로 통합 구현한 공개키 암호 프로세서 EC-RSA를 설계하였다. ECC의 스칼라 곱셈과 RSA의 멱승 연산에 공통으로 사용되는 유한체 연산장치를 32 비트 데이터 패스로 구현하였으며, 이들 연산장치와 내부 메모리를 ECC와 RSA 연산에서 효율적으로 공유함으로써 경량화된 하드웨어로 구현하였다. EC-RSA 프로세서를 FPGA에 구현하여 하드웨어 동작을 검증하였으며, 180-nm CMOS 셀 라이브러리로 합성한 결과 11,779 GEs와 14 kbit의 RAM으로 구현되었고, 최대 동작 주파수는 133 MHz로 평가되었다. ECC의 스칼라 곱셈 연산에 867,746 클록 사이클을 소요되어 34.3 kbps의 처리율을 가지며, RSA의 복호화 연산에 26,149,013 클록 사이클이 소요되어 10.4 kbps의 처리율을 갖는 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.633-637
• /
• 2005

본 연구에서 제안한 유한체 나눗셈기는 기존에 존재하는 알고리즘을 개선하여 병렬 처리가 가능하도록 개선하였고, 이를 위하여 n bit look-up table 참조 방식을 도입하여 division당 2m/n cycle의 연산 처리량을 가질 때, n의 증가에 따른 회로 면적의 증가, 동작 주파수의 감소가 적어지게 된다. 이에 따라, 높은 연산 처리량과 적은 회로 면적이라는 두 가지 목표를 모두 달성할 수 있는 나눗셈기의 구현이 가능해졌다. 이를 바탕으로, Reed-Solomon Code와 ECC (Elliptic Curve Cryptography) 암호화 알고리즘 등, 통신의 오류 정정 부호 분야와 암호화 분야에서 자주 응용되는 Galois Field에서의 나눗셈 연산을 수행하는 $GF(2^m)$ 나눗셈기를 VHDL을 이용하여 설계하고 FPGA에 구현하여 기능을 검증하였다. 제안된 나눗셈기는 m=4, n=2의 경우에 대해 설계, 검증을 수행하였다. 회로의 구현은 Altera의 10만 게이트 급 FPGA EP20K30ETC144-1 Chip을 이용하여 77Mhz의 최대 동작 주파수상에서의 동작을 검증하였다.

• 한국병원경영학회지
• /
• 제25권1호
• /
• pp.13-20
• /
• 2020

Purposes: This study has the purpose to the improvement of health promotion for local residents through delivery of high-quality medical service by improving imbalance of medical use and seeking an improvement plan for accessibility of effective medical service by understanding the pattern of medical use by region. Methodology: As for the method, this study derived results at the significance level of p<0.05 through chi square test(χ² test) and Generalized Estimating Equation(GEE) SAS 9.4 version by using the data of the 7th Korean Longitudinal Study of Ageing 2018. Findings: Study results show that local residents use medical service such as hospitalization care and outpatient visit more as compared to the residents in Gyeonggi-do/large or medium-sized cities. The more the number of chronic disease, the more they select hospitalization care rather than outpatient visit. Results also show that patients engaged in labour tend to select outpatient treatment rather than hospitalization treatment. Meanwhile, severity of disease turned out to be higher amongst medical care beneficiaries than that of national health insurance patients when comparing the types of medical security. Practical Implications: In stead of solving the problem of the difference in medical use by region from the aspect of income and economic level, an integrative solution shall be provided putting viewpoint on the social phenomenon suited to the changes of the times. This study suggests a plan for using a health and medical community care center that acts as a gate keeper of regional medical service.

• 한국통신학회논문지
• /
• 제30권12C호
• /
• pp.1193-1200
• /
• 2005

본 논문에서는 JPEG2000 표준에서 주파수 변환기법으로 채택된 이산 웨이블릿 변환과 선형양자화 방법을 사용하여 영상 전체가 아닌 영상의 부분 데이터만을 암호화하여 계산양을 줄이는 부분 암호화 방법을 제안하고 하드웨어로 구현하였다. 또한 계산양이 많은 암호화 알고리즘 대신 비교적 계산양이 적은 카오스 시스템을 이용함으로써 계산양을 더욱 감소시킨다. 영상 데이터의 변환 방법은 암호화할 부대역을 선택하여 영상데이터를 일정한 블록으로 만든 후 무작위로 좌/우 쉬프트 하는 방법과 두 가지 양자화 할당 방식(하향식-코드 할당방식/반향-코드 할당방식)에 따라 데이터를 교환하는 방식을 사용한다. 제안한 암호화 방법을 소프트웨어로 구현하여 약 500개의 영상을 대상으로 실험한 결과 원 영상 데이터를 부분적으로 암호화함으로써 원 영상을 인식할 수 없을 정도의 암호화효과를 얻을 수 있음을 알 수 있었다. 구현한 하드웨어 암호화 시스템은 삼성 $0.35{\mu}m$ 팬텀-셀 라이브러리를 사용하여 합성함으로써 게이트 수준 회로를 구성하였고 타이밍 시뮬레이션을 수행한 결과 100MHz 이상의 동작 주파수에서 안정적으로 동작함을 확인하였다.

• 한국산학기술학회논문지
• /
• 제11권3호
• /
• pp.943-950
• /
• 2010

출입 보안 시스템은 감시, 로깅, 추적, 인증, 권한부여, 직원 위치 파악, 직원 출입관리, 출입문 관리 등 수많은 기능을 해야 하는 복잡한 시스템이다. 본 논문에서는 관점지향 소프트웨어 개발 방법론(Aspect Oriented Programming: AOP)과 디자인 패턴을 적용해 국내 원자력 발전소의 출입 보안 시스템을 구축하였다. AOP를 이용하면 시스템의 비즈니스 로직과 보안 로직을 완전히 독립적으로 분리해서 시스템 구축이 가능하므로, 출입 보안 시스템의 각 기능별 모듈에 대하여 명확하게 그 역할을 구분해 줄 수 있는 장점이 있다. 이는 잦은 외부환경의 변화에 의한 시스템 변경을 유연하게 대처할 수 있게 하며 AOP의 본래의 장점인 코드 재사용성의 확대, 효율적인 기능 구현 등 이 가능해 진다. 이와 함께 디자인 패턴을 활용하면 일반적인 소프트웨어 개발에서 나타나는 복잡한 문제를 구조화 하여 설계 할 수 있어, 시스템의 안전성 또한 보장 받을 수 있다. 두 방법론의 장점을 활용하여, 그 기능이 복잡한 출입보안 시스템을 안정적으로 설계 구현 할 수 있다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1609-1617
• /
• 2019

ECC (Elliptic Curve Cryptography)와 RSA를 기반으로 하는 다양한 공개키 암호 프로토콜 구현을 지원하는 하드웨어 가속기 설계에 관해 기술한다. NIST 표준으로 정의된 소수체 상의 5가지 타원곡선과 3가지 키길이의 RSA를 지원하며 또한, 4가지 타원곡선 점 연산과 6가지 모듈러 연산을 지원하도록 설계되어 ECC와 RSA 기반 다양한 공개키 암호 프로토콜의 하드웨어 구현에 응용될 수 있다. 저면적 구현을 위해 내부 유한체 연산회로는 32 비트의 데이터 패스로 설계되었으며, 워드 기반 몽고메리 곱셈 알고리듬, 타원곡선 점 연산을 위해서는 자코비안 좌표계, 그리고 모듈러 곱의 역원 연산을 위해서는 페르마 소정리를 적용하였다. 설계된 하드웨어 가속기를 FPGA 디바이스에 구현하여 EC-DH 키교환 프로토콜과 RSA 암호·복호 둥작을 구현하여 하드웨어 동작을 검증하였다. 180-nm CMOS 표준 셀 라이브러리로 합성한 결과, 50 MHz 클록 주파수에서 20,800 등가게이트와 28 kbit의 RAM으로 구현되었으며, Virtex-5 FPGA 디바이스에서 1,503 슬라이스와 2개의 BRAM으로 구현되었다.

• 한국방재안전학회논문집
• /
• 제14권2호
• /
• pp.61-75
• /
• 2021

최근 기후변화로 인해 강우강도 및 빈도의 증가에 따른 집중호우의 영향 및 기존 여수로의 노후화에 대비하여 홍수 시 하류 하천의 영향을 최소화할 수 있는 보조 여수로 활용방안 구축이 필요한 실정이다. 이를 위해, 수리모형 실험 및 수치모형 실험을 통하여 보조 여수로 운영에 따른 흐름특성 변화 검토에 관한 연구가 많이 진행되어 왔다. 그러나 대부분의 연구는 여수로에서의 흐름특성 및 기능성에 대한 검토를 수행하였을 뿐 보조 여수로의 활용방안에 따른 하류하천 영향 검토 및 호안 안정성 검토에 관한 연구는 미비한 실정이다. 이에 본 연구에서는 기존 여수로 및 보조 여수로 방류 조건에 따른 하류영향 분석 및 호안 안정성 측면에서 최적 방류 시나리오 검토를 3차원 수치모형인 FLOW-3D를 사용하여 검토하였다. 또한 FLOW-3D 수치모의 수행을 통한 유속, 수위 결과와 소류력 산정 결과를 호안 설계허용 기준과 비교하였다. 수문 완전 개도 조건으로 가정하고 계획홍수량 유입 시 다양한 보조 여수로 활용방안에 대하여 수치모의를 수행한 결과, 보조 여수로 단독 운영 시 기존 여수로 단독운영에 비하여 최대유속 및 최대 수위의 감소효과를 확인하였다. 다만 계획홍수량의 45% 이하 방류 조건에서 대안부의 호안 안정성을 확보하였고 해당 방류량 초과 경우에는 처오름 현상이 발생하여 월류에 대한 위험성 증가를 확인하였다. 따라서 기존 여수로와의 동시 운영 방안 도출이 중요하다고 판단하였다. 여수로의 배분 비율 및 총 허용 방류량에 대하여 검토한 결과 보조 여수로의 방류량이 기존 여수로의 방류량보다 큰 경우 하류하천의 흐름이 중심으로 집중되어 대안부의 유속 저감 및 수위 감소를 확인하였고, 계획 홍수량의 77% 이하의 조건에서 호안의 허용 유속 및 허용 소류력 조건을 만족하였다. 이를 통하여 본 연구에서 제안한 보조 여수로 활용방안으로는 기존 여수로와 동시 운영 시 총 방류량에 대하여 보조 여수로의 배분량이 기존 여수로의 배분량보다 크게 설정하는 것이 하류하천의 영향을 최소화 할 수 있는 것으로 나타났다. 그러나 본 연구는 여수로 방류에 따른 대안부에서의 영향에 대해서만 검토하였고 수문 전면 개도 조건에서 검토하였다는 한계점은 분명히 있다. 이에 향후에는 다양한 수문 개도 조건 및 방류 시나리오를 적용 및 검토한다면 보다 효율적이고, 효과적인 보조 여수로 활용방안을 도출이 가능할 것으로 기대 된다.

• 한국통신학회논문지
• /
• 제27권9C호
• /
• pp.861-870
• /
• 2002

본 논문에서는 RSA 암호 알고리즘의 연산속도 문제에 초점을 맞추어 동작속도를 향상시키고 가변길이 암호화가 가능하도록 하는 새로운 구조의 1024-비트 RSA 암호시스템을 제안하고 이를 하드웨어로 구현하였다. 제안한 암호시스템은 크게 모듈러 지수승 연산 부분과 모듈러 곱셈 연산 부분으로 구성되었다. 모듈러 지수승 연산은 제곱 연산과 단순 곱셈 연산을 병렬적으로 처리할 수 있는 RL-이진 방법을 개선하여 적용하였다. 그리고 모듈러 곱셈 연산은 가변길이 연산과 부분 곱의 수를 감소하기 위해서 Montgomery 알고리즘에 4 단계 CSA 구조와 기수-4Booth 알고리즘을 적용하였다. 제안한 RSA 암호시스템은 하이닉스 0.35$\mu\textrm{m}$ Phantom Cell Library를 사용하여 하드웨어로 구현하였고 최대 1024-비트까지 가변길이 연산이 가능하였다. 또한 소프트웨어로 RSA 암호시스템을 구현하여 하드웨어 시스템의 검증에 사용하였다. 구현된 하드웨어 RSA 암호시스템은 약 190K의 게이트 수를 나타내었으며, 동작 클록 주기는 150MHz이었다. 모듈러스 수의 가변길이를 고려했을 때, 데이터 출력률은 기존 방법의 약 1.5배에 해당한다. 따라서 본 논문에서 제안한 가변길이 고속 RSA 암호시스템은 고속 처리를 요구하는 각종 정보보호 시스템에서의 사용 가능성을 보여주었다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.795-803
• /
• 2017

블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

• 한국산학기술학회논문지
• /
• 제20권5호
• /
• pp.591-598
• /
• 2019

대한민국은 심각한 자살시도에 휘말려 2003년 이후 지금까지 OECD 회원국 가운데 자살률 통계에 있어 상위권을 차지하고 있으며, 전년 대비 -5.0% 소폭하락 했지만 여전히 사망 요인 중 10세 이상 전 연령에서 자살이 가장 높으며, 이것은 반드시 해결해야 할 매우 중요한 사안들이다. 자살 수단별 사망률의 변화추이를 살펴보면 추락 및 투신을 통한 자살이 큰 비중을 차지하고 있으며, 국내뿐만 아니라 해외에서도 이에 대한 근본적인 대책마련이 없어 쉽게 해결할 수 없는 심각한 문제로 대두되고 있다. 대표적인 예로 미국의 금문교에 최근 2억 달러를 들여 자살방지 그물망을 설치하고 있으며, 뉴질랜드의 경우 교량에 철망을 철거했다가 치솟은 자살률로 인해 디자인을 바꿔 다시 설치했으며, 캐나다와 호주의 경우도 교량에 철책을 둘러쌓아 교량의 미관을 포기한 채 투신자살만을 방지하고 있다. 따라서 본 논문은 국내 외의 자살방지 시스템과 관련된 특허기술에 대한 비교평가를 제안하고, 보안시설 및 제한구역에서의 접근차단, 특수시설에서의 월담방지와 추락 및 투신자살을 효과적으로 방지하기 위한 기계적 기술적 시스템인 롤린더 시스템을 제시하고자 한다. 마창대교는 롤린더 시스템 설치 전인 2016년 까지 8년간 33명이 자살시도를 하였으나, 2017년 롤린더 시스템 설치 후에는 자살시도의 획기적인 감축효과를 거두었다.