• 한국정보통신학회논문지
• /
• 제13권4호
• /
• pp.727-736
• /
• 2009

본 논문에서는 모바일 벡터 그래픽 가속기용 역코사인 연산 회로를 설계하였다. 모바일 그래픽스 응용은 기존 데스크 톱 컴퓨터에 비해 면적, 연산 시간, 전력 소모와 정밀도 측면에서 제약이 크다. 설계한 역코사인 함수 회로는 연산시간과 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 데이터 형식을 사용하며, 계수 테이블을 사용하는 2차 다항식 근사 기법을 채택하였으며, 하드웨어 공유 기법을 통해 면적을 감소시켰다. 역코사인 회로는 약 15,280개의 게이트로 구성되며, $0.35{\mu}m$ CMOS 공정 조건에서 약 125 Mhz의 동작 주파수를 가진다. 7개의 클록 사이클에 역코사인 함수를 구현하므로, 설계된 회로는 약 17.85 MOPS의 연산 성능을 갖고 있어서 OpenVG 프로세서에 적용이 가능하다. 또한 융통성 있는 구조 특성으로 설계된 회로는 ROM 내용의 교체와 속규모의 하드웨어 변경을 통해 지수함수, 삼각함수, 로그 함수와 같은 다른 초월함수에 적용이 가능하다.

• 대한기계학회논문집A
• /
• 제35권5호
• /
• pp.479-485
• /
• 2011

열 전자 방출 형 전자 빔 장치에서 영상을 획득하기 위해서는 텅스텐 필라멘트에서 발생한 전자빔을 스캔 할 장치가 필요하다. 이때, 스캔 되는 주파수에 따라서 시료 표면에서 튀어 나오는 2 차 전자신호에 대하여 잡음 성분의 발생이 다르게 나타난다. 본 연구에서는 잡음 성분 제거를 위한 필터 설계를 위해서 2 차 전자신호에 대한 실시간 주파수 분석을 통해 신호와 잡음 성분을 구분했다. 그리고 부동 소수점 연산이 가능한 DSP 에서 디지털 필터 설계를 통하여 신호대비 잡음 성분 제거를 통하여 고배율로 획득한 전자현미경의 영상의 질을 향상 시켰다.

• 한국인터넷방송통신학회논문지
• /
• 제20권5호
• /
• pp.143-149
• /
• 2020

현재 컴퓨터 시스템의 중앙처리장치로 멀티코어 프로세서가 주로 이용되고 있으며, 고성능의 비순차실행 프로세서를 각 코어로 채택하여 시스템의 성능을 극대화할 수 있다. 초기의 토마술로 알고리즘을 적용한 비순차실행 프로세서는 부동소수점 명령어를 목표로 하였고, 복잡한 구조를 갖는 재배열버퍼와 예약스테이션의 사용 때문에 그 실행에 여러 싸이클이 소요되었다. 그러나, 프로세서가 비순차실행을 제대로 활용하여 명령어의 처리량을 높이기 위해서는 완전한 파이프라인 방식으로 동작해야한다. 본 논문에서는 예측실행 기능이 있는 완전한 파이프라인 방식의 비순차실행 프로세서를 VHDL로 설계하고, GHDL로 검증하였다. 모의실험 결과, ARM 명령어로 구성된 프로그램에 대한 연산을 성공적으로 수행할 수 있었다.

• 한국위성정보통신학회논문지
• /
• 제9권4호
• /
• pp.127-133
• /
• 2014

본 논문에서는 탑재운영절차서 실행환경을 위한 Lua 인터프리터 기반의 가상머신 설계와 기능 및 성능분석 결과를 나타낸다. 한국항공우주연구원에서 계획 중인 달 탐사 임무를 온보드상에서 자율적으로 운영하기 위해 탑재운영절차서 실행환경의 개발이 요구되어졌다. 탑재운영절차서는 위성에 탑재되어 지상 간섭없이 자율적으로 임무 수행을 가능케 함으로써 전파 지연과 제한된 데이터 통신용량을 갖는 심우주 임무들에서 이미 적용되고 있다. 가상머신의 실행엔진인 인터프리터는 고급언어로 작성된 원시코드를 한줄씩 번역하고 실행하므로 컴파일러에 의해 생성된 코드가 실행되는 것에 비해서 실행 속도가 현저하게 느리다. 이를 극복하기위해 레지스터 기반의 Lua 인터프리터를 적용하여 탑재운영절차서 실행환경 설계 및 구현하였으며 실험을 통해 여러 요소들에 따른 성능분석을 수행하였다. 성능분석 결과는 탑재운영절차서 스케줄링 방안 뿐 아니라 Lua 인터프리터를 적용하는 시스템에 적용될 수 있을 것으로 기대된다.

• Spatial Information Research
• /
• 제23권2호
• /
• pp.1-9
• /
• 2015

그래픽 처리 장치(GPU)는 내부에 대량의 산술 논리 연산 장치(ALU)를 보유하고 있다. 대량의 ALU는 병렬 처리를 위해 이용될 수 있으므로, GPU는 효율적인 데이터 처리를 제공한다. 공간 데이터를 지도상에 표현하기 위하여 지리학적 좌표가 필요하다. 좌표들은 측지경도와 측지위도의 형태로 저장된다. 데카르트 좌표계로 구성된 지도를 표현하기 위하여 측지경도와 측지위도는 국제 횡단 메르카토르 좌표계(UTM)로 전환돼야 한다. 좌표계 변환 과정과 변환된 좌표를 화면상에 표현하기 위한 렌더링 과정은 복잡한 부동 소수점 계산이 필요하다. 본 논문에서는 성능 향상을 위해 GPU를 활용한 좌표변환 과정과 렌더링 과정을 병렬적으로 처리하는 기법을 제안한다. 대용량 공간 데이터는 파일로 디스크 내에 저장된다. 대용량 공간 데이터를 효율적으로 처리하기 위하여 공간 데이터 파일들을 하나의 대용량 파일로 병합하고 Memory Mapped File 기법을 활용하여 파일에 접근하는 기법을 제안한다. 본 논문에서는 TIGER/Line 데이터를 활용하여 747,302,971개의 점으로 구성된 공간 데이터의 좌표 변환 및 렌더링 처리 과정을 GPU를 활용하여 병렬로 수행하는 연구를 진행한다. CPU를 이용하여 좌표변환 과정 결과와 렌더링 처리 과정 결과를 비교하여 속도 향상 정도에 대한 결과를 제시한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.295-298
• /
• 2014

본 논문에서는 필터 계수 추출을 위한 HEVC 적응적 루프 필터(ALF, Adaptive Loop Filter)의 효율적인 설계를 제안한다. ALF는 필터 계수를 추출하기 위해 $10{\times}10$ 행렬의 촐레스키 분해를 반복적으로 수행한다. ALF의 촐레스키 분해는 루트 연산 및 나눗셈 연산 등 하드웨어로 설계하기 어려운 연산들로 구성되어 있고, LCU($64{\times}64$) 한 개당 최대 30비트의 큰 값들을 소수점 단위로 연산하기 때문에 많은 연산량과 수행 시간을 필요로 한다. 본 논문에서 제안한 하드웨어 구조는 멀티플렉서와 뺄셈기, 비교기 등을 이용하여 촐레스키 분해에 사용되는 루트 연산을 구현하였다. 또한, 촐레스키 분해의 특징적인 연산 과정들을 파이프라인 구조로 설계함으로써 효율적이면서 적은 연산량을 갖는 하드웨어 구조로 구현하였다. 구현한 하드웨어는 Xilinx ISE 14.3 Vertex-6 XC6VCX240T FPGA 디바이스를 사용하여 설계하였으며, 최대 동작 주파수 150MHz에서 4K UHD($4096{\times}2160$) 영상을 초당 40프레임으로 실시간 처리할 수 있다.