• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권2호
• /
• pp.68-73
• /
• 2006

We propose a damascene gate FinFET with Si nanocrystals implemented on bulk silicon wafer for low voltage flash memory device. The use of optimized SRON (Silicon-Rich Oxynitride) process allows a high degree of control of the Si excess in the oxide. The FinFET with Si nanocrystals shows high program/erase (P/E) speed, large $V_{TH}$ shifts over 2.5V at 12V/$10{\mu}s$ for program and -12V/1ms for erase, good retention time, and acceptable endurance characteristics. Si nanocrystal memory with damascene gate FinFET is a solution of gate stack and voltage scaling for future generations of flash memory device. Index Terms-FinFET, Si-nanocrystal, SRON(Si-Rich Oxynitride), flash memory device.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.110-115
• /
• 2024

본 논문은 3D NAND Flash memory에서 tapering된 O/N/O(Oxide/Nitride/Oxide) 구조와 blocking oxide를 ferroelectric material로 대체한 O/N/F(Oxide/Nitride/Ferroelectric) 구조의 V_th(Threshold Voltage) 변화량을 분석했다. Tapering 각도가 0°일 때 O/N/F 구조는 O/N/O 구조보다 저항이 작고 WL(Word-Line) 상부와 WL 하부의 V_th 변화량이 감소한다. Tapering된 3D NAND Flash memory는 WL 상부에서 WL 하부로 내려갈수록 channel 면적이 감소하며 channel 저항이 증가한다. 따라서 tapering 각도가 증가할수록 WL 상부의 V_th가 감소하고 WL 하부의 V_th는 증가한다. Tapering된 O/N/F 구조는 channel 반지름 길이와 비례하는 V_fe로 인해 WL 상부의 V_th는 O/N/O 구조보다 더 감소한다. 또한 O/N/F 구조의 WL 하부는 O/N/O 구조보다 V_th가 증가하기 때문에 tapering 각도에 따른 V_th 변화량이 O/N/O 구조보다 더 증가한다.

• 정보처리학회논문지D
• /
• 제18D권3호
• /
• pp.157-168
• /
• 2011

최근 플래시 메모리 및 SSD가 노트북이나 PC의 저장장치로 사용되는 것뿐 아니라, 기업용 서버의 차세대 저장장치로 주목 받고 있다. 대용량의 데이터를 처리하는 데이터베이스에서는 삽입, 삭제, 검색을 빠르게 하기 위해 다양한 색인 기법을 사용하는데 그 중B-트리 구조가 대표적인 기법이다. 하지만 플래시 메모리 상에서는 하드디스크와 달리 덮어쓰기(overwrite) 연산을 수행하기 위해서는 먼저 해당 블록(block)에 대하여 플래시 메모리의 연산 중 가장 비용이 많이 요구되는 삭제(erase) 연산을 수행 해야만 한다. 이러한 문제점을 극복하기 위해 플래시 메모리 사이에 위치하는 플래시 변환 계층(Flash memory Translation Layer)을 사용한다. 이 플래시 변환 계층은 수정한 데이터를 동일한 논리 주소에 덮어쓰기를 하더라도 실제로 임의의 다른 물리 주소에 저장하도록 하여 이 문제를 해결할 수 있다. NAND 플래시 메모리를 배열 형태로 포함하고 있는 SSD는 한 개 이상의 플래시 메모리 패키지를 병렬로 접근할 수 있다. 이러한 병렬 접근 방식을 사용하여 쓰기 연산 성능을 향상하기 위해서는 연속한 논리 주소에 쓰기 연산을 요청하는 것이 유리하다. 하지만 B-트리는 구성 노드에 대한 삽입 삭제 연산 시에 대부분 연속되지 않은 논리 주소 공간에 대한 갱신 연산이 일어나게 된다. 따라서 SSD의 병렬 접근 방식을 최대한 활용할 수 없게 된다. 본 논문에서는 수정한 노드를 연속한 논리 주소에 쓰도록 하는 AS B-트리 구조를 제안하여 SSD의 병렬 접근 방식을 최대한 활용할 수 있도록 하였다. 구현 및 실험한 결과 AS B-트리에서의 삽입 시간이 B-트리보다 21% 개선된 것을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.305-308
• /
• 2002

An 1.8V 6bit IGSPS ADC for high speed data acquisition is discussed in this paper. This ADC is based on a flash ADC architecture because the flash ADC is the only practical architecture at conversion rates of IGSPS and beyond. A straightforward 6bit full flash A/D converter consists of two resistive ladders with 63 laps, 63 comparators and digital blocks. One important source of errors in flash A/D converter is caused by the capacitive feedthrough of the high frequency input signal to the resistive reference-lauder. Consequently. the voltage at each tap of the ladder network can change its nominal DC value. This means large transistors have a large parasitic capacitance. Therefore, a dual resistive ladder with capacitor is employed to fix the DC value. Each resistive ladder generates 32 clean reference voltages which alternates with each other. And a two-stage amplifier is also used to reduce the effect of the capacitive feedthrough by minimizing the size of MOS connected to reference voltage. The proposed ADC is based on 0.18${\mu}{\textrm}{m}$ 1-poly 6-metal n-well CMOS technology, and it consumes 307㎽ at 1.8V power supply.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.599-603
• /
• 1988

In this paper, a flash type A/D converter using Variable Threshold Logic circuit is designed and is layonted by double metal CMOS 2 um design rule. Comparator and register string which is the basic elements of a general flash type A/D converter are substituted by simple comparator circuit which is slightly modified from cmos inverter.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.329-332
• /
• 2022

본 논문에서는 ferroelectric(HfO₂)구조가 적용된 3D NAND flash memory의 parameter에 따른 lateral charge migration의 retention과 V_th를 분석하였다. P_s가 클수록 Program 시 ferroelectric에서 가능한 최대 polarization이 크기 때문에 초기 V_th는 P_s 25µC/cm² 보다 P_s 70µC/cm²에서 약 1.04V차이로 커진다. 또한 Program 이후 trap된 전자는 시간이 지남에 따라서 lateral charge migration이 발생한다. Program 이후 gate에 전압을 가하지 않고 ferroelectric은 polarization을 유지하기 때문에 P_s와 크게 관계없이 P_r이 클수록 polarization이 커지고 lateral charge migration에 의한 ∆V_th는 P_r 5µC/cm² 보다 P_r 50µC/cm²에서 약 1.54V차이로 작아진다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.399-404
• /
• 2023

본 논문에서는 3D NAND Flash memory의 O/N/O(Oxide/Nitride/Oxide) 구조와 blocking oxide를 ferroelectric material로 대체한 O/N/F(Oxide/Nitride/Ferroelectric) 구조의 current path를 분석했다. O/N/O 구조는 V_read가 인가되면 neighboring cell의 E-field로 인해 current path가 channel 후면에 형성된다. 반면 O/N/F 구조는 ferroelectric material의 polarization으로 인해 electron이 channel 전면으로 이동하여 current path가 전면에 형성된다. 또한 channel thickness와 channel length에 따른 소자 특성을 분석했다. 분석 결과 O/N/F 구조의 전면 electron current density 증가는 O/N/O 구조보다 2.8배 더 높았고 O/N/F 구조의 전면 electron current density 비율이 17.7% 높았다. 따라서 O/N/O 구조보다 O/N/F 구조에서 전면 current path가 더 효과적으로 형성된다.

• 한국안전학회지
• /
• 제20권2호
• /
• pp.162-168
• /
• 2005

노말프로판올과 노말데칸의 가연성혼합물의 하부인화점을 Tag개방식 장치를 이용하여 측정하였다. 실험결과 인화점과 조성의 관계에서 혼합물 보다 낮은 인화점을 보여주었다. 노말 프로판올의 몰분율 0.71에서 $27^{\circ}C$였으며, 노말프로판올의 인화점은 $28^{\circ}C$였다. 실험 결과는 이상용액을 근거로 한 예측 값과 활동도계수 예측식인 van Laar식을 사용하여 계산된 값을 각각 비교하였다. 이상용액 개념을 이용한 예측 값은 실험 값과 차이를 보였으나, van Laar 식에 의한 예측 값은 실험 값과 일치하였으며, van Laar식에 의한 예측 값과 실험 값은 평균 $0.83^{\circ}C$차이를 보였다. 본 연구에서 제시된 방법론은 가연성물질에 대해 안전한 저장 및 취급하는 조건의 결정과 같은 화학공정 설계의 본질적 안전 설계에 적용할 수 있다.

• 한국가스학회지
• /
• 제12권3호
• /
• pp.50-55
• /
• 2008

본 연구에서는 ethylbenzene+n-butanol 및 ethylbenzene+n-hexanol 계의 인화점을 Tag 개방식 장치(ASTM D1310-86)를 이용하여 측정하였다. 이성분계 혼합물은 "최소인화점 현상"(minimun flash point behavior)을 보였다. 실험값은 Raoult의 법칙, UNIQUAC 모델식과 NRTL 모델식에 의해 계산된 값들과 비교 하였다. 그 결과, UNIQUAC 모델식과 NRTL 모델식에 의한 예측값이 Rauolt의 법칙에 의한 예측값보다 실험값에 더욱 근접하였다. 이는 ethylbenzene+n-butanol 및 ethylbenzene+n-hexanol 계와 같은 비이상 용액의 활동도 계수값을, UNIQUAC 및 NRTL 모델식이 Raoult의 법칙보다 정확하게 계산하기 때문이다. 또한, NRTL 모델식의 실험값에 대한 모사성이 UNIQUAC 모델식의 그것 보다 우수하였다.

• 한국농공학회논문집
• /
• 제65권3호
• /
• pp.57-67
• /
• 2023

A flash drought is a rapid-onset drought that develops over a short period of time as weather and environmental factors change rapidly, unlike general droughts, due to meteorological abnormalities. Abnormally high evapotranspiration rates and rapid declines in soil moisture increase vegetation stress. In addition, crop yields may decrease due to flash droughts during crop growth and may damage agricultural and economic ecosystems. In this study, Flash Drought Intensity Index (FDII) based on soil moisture data from Gravity Recovery Climate Experiment (GRACE) was used to analyze flash drought. FDII, which is calculated using soil moisture percentile, is expressed by multiplying two factors: the rate of intensification and the drought severity. FDII was developed for domestic flash drought events from 2014 to 2018. The flash drought that occurred in 2018, Chungcheongbuk-do showed the highest FDII. FDII was higher in heat wave flash drought than in precipitation deficit flash drought. The results of this study show that FDII is reliable flash drought analysis tool and can be applied to quantitatively analyze the characteristics of flash drought in South Korea.