• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제8권11호
• /
• pp.271-276
• /
• 2019

LUT 기반의 S-Box를 사용하는 기존의 ARIA 알고리듬은 처리속도는 빠르지만 회로의 크기가 매우 커지게 되어 저면적이 요구되는 소형의 휴대용 기기에는 적용하기 어렵다. 본 논문에서는 하드웨어 면적의 감소를 위해 개선된 합성체 S-Box를 기반으로 한 최적의 ARIA 암호프로세서 설계를 제안한다. ARIA 알고리듬에서의 키 스케쥴링 과정에서 확산 및 치환 계층에서 반복적으로 사용한다. 여기에서는 또한, 키 스케쥴링 과정에서의 사용 면적을 최소화하는 방안으로 치환과 확산 계층에서 하드웨어 자원의 공유 방법을 제안한다. 설계된 ARIA 암호프로세서는 Verilog-HDL을 이용하여 회로를 기술하였고, Xilinx XC3S1500을 타겟으로 하여 논리 합성을 수행하였다. 설계된 시스템의 기능 검증을 위해 Mentor사의 Modelsim 10.4a 툴을 이용하여 논리 및 타이밍 시뮬레이션을 수행하였다.

• 한국기계가공학회지
• /
• 제20권12호
• /
• pp.136-144
• /
• 2021

The purpose of this study was to develop and verify a precision transmission error measurement system for a gear pair. The transmission error measurement system of the gear pair was developed as a measurement unit, signal processing unit, and signal analysis unit. The angular displacement for calculating the transmission error of the gear pair was measured using an encoder. The signal amplification, interpolation, and transmission error calculation of the measured angular displacement were conducted using a field-programmable gate array (FPGA) and a real-time processor. A high-pass filter (HPF) was applied to the calculated transmission error from the real-time processor. The transmission error measurement test was conducted using a gearbox, including the master gear pair. The same test was repeated three times in the clockwise and counterclockwise directions, respectively, according to the load conditions (0 - 200 N·m). The results of the gear transmission error tests showed similar tendencies, thereby confirming the stability of the system. The measured transmission error was verified by comparing it with the transmission error analyzed using commercial software. The verification showed a slight difference in the transmission error between the methods. In a future study, the measurement and analysis method of the developed precision transmission error measurement system in this study may possibly be used for gear design.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.901-906
• /
• 2018

영상을 출력하는 디스플레이 기술의 발달로 인하여 영상의 해상도와 품질이 나날이 증가하고 있다. 이러한 디스플레이 기술의 발달에 맞추어, 기존의 영상들을 더 높은 해상도와 품질로 변환하여 디스플레이 할 수 있는 기술에 대한 연구가 활발하게 이루어지고 있다. 이러한 연구 결과는 이미지 신호 처리 장치에 포함되기 때문에 하드웨어 구현이 필수적으로 요구된다. 본 논문에서는, 영상의 휘도 분포를 이용한 LDR(Low Dynamic Range) 영상의 실시간 HDR(High Dynamic Range) 변환 하드웨어 구현을 제안한다. 제안하는 방법은 휘도 분포의 히스토그램을 이용하여 영상의 특징을 추출하고, 이를 바탕으로 하여 휘도와 색상을 확장한다. 또한, 제안한 알고리즘을 하드웨어 IP(Intellectual Property)로 설계하여 그 성능을 검증하였을 때, 최대 동작 주파수 265.46MHz로 4K DCI(Digital Cinema Image) 영상에 대하여 30fps로 동작하여 4K 표준에 대응할 수 있음을 확인하였다.

• 정보처리학회논문지C
• /
• 제13C권1호
• /
• pp.83-94
• /
• 2006

본 논문에서는 미국 NIST에서 차세대 암호화 알고리즘으로 채택한 Rijndeal 알고리즘을 적용한 물리 계층 ATM 셀 보안 기법에 관한 것이다. ATM 셀 보안 기법을 기술하기 위해 물리 계층에서의 데이터 암호화 시의 표준 ISO 9160을 만족하는 데이터 보안 장치를 하드웨어로 구현하여 STM-1급(155.52Mbps) 의 ATM 망에서 암호화/복호화 과정을 검증하였다. 기존의 DES 알고리즘이 블럭 및 키 길이가 64 비트이므로 대용량 데이터 처리가 어렵고 암호화 강도가 취약함에 비해, Rijneal 알고리즘은 블럭 크기가 128 비트이며 키 길이는 128, 192, 256 비트 중 선택 가능해 시스템에 적용 시 유연성을 높일 수 있고 고속 데이터 처리 시에 유리하다. 물리 계층 ATM 셀 데이터의 실시간 처리를 위해 Rijndael 알고리즘을 FPGA로 구현한 소자를 사용하여 직렬로 입력되는 UNI(User Network Interface) 셀을 순환 여유 검사 방법을 이용하여 셀의 경계를 판별하고 셀이 사용자 셀인 경우, 목적지의 주소값 등 제어 데이터를 지니고 있는 헤더 부분을 분리한 48 옥텟의 페이로드를 병렬로 변환, 16 옥텟(128 비트) 단위로 3 개의 암호화 모듈에 각각 전달하여 암호화 과정을 마친 후 버퍼에 저장해 둔 헤더를 첨가하여 셀로 재구성하여 전송하여 준다. 수신단에서 복호화 시에는 페이로드 종류를 판별하여, 사용자 셀인 경우에는 셀의 경계를 판별한 다음 페이로드를 128 비트 단위로 3 개의 암호화 모듈에 각각 전달하여 복호화하며, 유지 보수 셀인 경우에는 복호화 과정을 거치지 않는다. 본 논문에 적용한 Rijndael 암호화 소자는 변형된 암복호화 과정을 적용하여 제작된 소자로 기존에 발표된 소자에 비해 비슷한 성능을 지니면서 면적 대 성능비가 우수한 소자를 사용하였다.ochlorococcus의 수층별 평균 풍도의 수직분포는 표면 혼합층에서 유사한 수준을 보이다 이심에서 급격한 감소를 나타냈다. 그러나 TSWP에선 풍도의 급격한 감소가 나타나지 많고 100 m 수심까지 높은 풍도를 나타냈다. Picoeukaryotes는 C-ECS에서 100 m까지 유사한 수준의 풍도를 보였으며, 동해의 $20\sim30\;m$ 수심에선 최대 풍도층이 나타났다.특별한 영향을 미치지 않는 것으로 나타났다. 동일 환자들의 골상태의 변화관찰과 신질환 관련 골감소의 요인을 밝혀내기 위한 추가적인 연구가 필요할 것으로 사료된다. 정확한 진단 및 동반된 질환을 감별하기 위한 노력이 필요하다.심되나 X-ray VCUG로 발견되지 않은 경우에는 RI VCUG를 꼭 시행하는 것이 방광요관역류의 정확한 진단을 하는데 도움이 된다..25% sodium 식이 enalapril군에서 사구체여과율이 증가됨을 관찰할 수 있었다. 4) 신절제술후 남아 있는 신조직무게를 비교하여 보면 24주째 0.25% sodium 식이군, 0.25% sodium 식이 enalapril군, 0.25% sodium 식이 nicardipine군에서 16주째 0.49% sodium 식이군, 0.49% sodium 식이 enalapril군, 0.49% sodium 식이 nicardipine 군보다 의의있게 신조직무게가 증가됨을 관찰할 수 없었다. 5) 0.25% sodium 식이군은 0.49% sodium 식이군과 비교하여 MES의 현저한 감소를 보였고 (0.25% sodium식이군: 12주; $1.97{\pm}0.02$, 24주; $2.06{\pm}0.03$ vs. 0.49% sodium 식이군: 12주; $2.29{\pm}0.09$, 16주; $2.55{\pm}0.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.80-87
• /
• 2006

CCTV(Closed Circuit TeleVision)에 사용되는 CCD(Charge Coupled Device)는 일본의 소니가 시장을 $80\%$ 선점하고 있다. 이는 다른 회사가 따라오지 못할 만큼의 성능을 가지고 있기 때문인데, 문제는 CCD에서 사용되는 clock 주파수가 범용 비디오 인코더에서 사용하는 주파수와 다르다는 것이다. 이 때문에 범용 비디오 인코더를 사용하여 TV 출력을 만들려면, 화면 크기를 조절해 주는 scaler와 2개 clock의 동기를 잡아주는 PLL(Phase Loop Lock)이 필요하다. 그래서 본 논문에서는 scaler와 PLL을 사용하지 않고도 TV 출력 신호를 만들 수 있도록 CCD와 동일한 clock으로 동작하는 비디오 인코더를 제안한다. 본 비디오 인코더는 ITU-R BT.601 4:2:2, ITU-R BT.656 중 하나의 입력을 받아서 NTSC, PAL등의 S-video 신호와 CVBS(Composite Video Baseband Signals)로 바꾸어 준다. 입력 클럭이 가변하기 때문에 인코더 내부에서 사용하는 필터의 특성도 가변되도록 설계하였고 하드웨어 크기를 줄이기 위해서 곱셈기를 사용하지 않는 구조로 설계하였다. 명암 신호와 색차 신호를 위한 디지털 필터의 bit width는 하드웨어 설계 시 발생할 수 있는 오차를 ${\pm}1$ LSB(Least Significant Bit) 이하가 되도록 정하여 양질의 복합 영상 신호를 만들 수 있도록 하였다. 제안된 시스템은 Altera FPGA인 Stratix EP1S80B953C6ES을 이용하여 검증을 수행하였다.

• 대한의용생체공학회:의공학회지
• /
• 제25권5호
• /
• pp.335-342
• /
• 2004

암세포가 정상세포에 비해 전기적 도전율이 세배에서 열배까지 높다는 점을 이용하여 본 논문에서는 유방암 검출을 위한 생체 어드미턴스 스캐너를 개발하고, 시스템의 성능검사를 수행하여 유방암 검출의 가능성을 제시하였다. 전압인가전극을 이용하여 정현파의 정전압을 인가하고 유방의 표면에 부착된 평면배열 접지전극을 통하여 배출되는 전류를 측정한다. 측정된 전류값과 인가한 전압사이의 전달 어드미턴스로부터 측정 부위의 도전율을 표현할 수 있으며, 전달 어드미턴스의 실수부와 허수부의 크기로부터 유방암의 유무와 크기, 위치를 판별하는 데이터를 획득한다. 개발한 생체 어드미턴스 스캐너는 주제어부, 인가전압 발생부, 유기전류 측정부, 전압인가전극 및 평면배열 접지전극과 컴퓨터로 구성된다. 개발한 디지털 인가전방 발생기의 진폭 안정도는 0.2445％의 오차를 가지며, 총 고조파 왜곡은 0.03％ 이다. 유기전류 측정부는 실수부의 경우 68dB, 허수부의 경우 54dB이상의 SNR블 가지며, 1nA정도의 작은 전류도 측정이 가능하도록 제작되었다. 저항 펜텀을 이용하여 실험한 결과 측정된 핀달 어드미턴스는 Pspice 시뮬레이션 결과와 비교할 때 93％ 이상의 정확도를 나타내었다. 이러한 측정의 정확도를 갖는 생체 어드미턴스 스캐너를 가지고 저항 팬텀 및 전해질용액 펜텀을 이용하여 실험한 결과 도전율이 다른 물체를 식별할 수 있는 전달 어드미턴스 분포 영상을 획득할 수 있음을 확인하였다. 향후 시스템의 성능을 향상시키고, 여러 가지 다른 핀범을 제작하여 이를 정확히 찾아내는지를 실험할 예정이며, 도전율이 다른 물체의 크기, 위치 및 깊이를 찾는 알고리즘을 시스템에 적용하여 알고리즘을 실험적으로 검증하고 유방암의 조기 검진을 위해 활용이 가능한 시스템을 개발하는 연구를 수행할 예정이다.

• 정보처리학회논문지A
• /
• 제12A권5호
• /
• pp.451-460
• /
• 2005

본 논문은 ffGA상에서 에너지 효율이 높은 데이터 경로 설계 방법론을 제안한다. 에너지, 처리시간, 그리고 면적간의 트레이드오프를 이해하기 위하여, 도메인 특성 모델링, coarse-grained 성능평가, 설계공간 조사, 그리고 로우-레벨 시뮬레이션 과정들을 통합한다. 도메인 특성 모델링 기술은 도메인의 특성에 따른 시스템 전체의 에너지 모에 영향을 미치는 여러 가지 구성요소와 파라미터들을 식별함으로써 하이-레벨 모델을 명시한다. 도메인이란 주어진 어플리케이션 커널의 알고리즘에 대응하는 아키텍쳐 패밀리이다. 하이-레벨 모델 또한 에너지, 처리시간 그리고 면적을 예측하는 함수들로 구성되어 트레이드오프 분석을 용이하게 한다. 설계 공간 조사(DSE)는 도메인에 명시된 설계 공간을 분석하여 설계 셋을 선택하도록 한다. 로우-레벨 시뮬레이션은 설계 공간 조사(DSE)에 의해 선택된 설계와 최종 선택된 설계의 정확한 성능평가를 위하여 사용된다. 본 논문에서 제안한 설계 방법은 매트릭스 곱셈에 대응하는 알고리즘과 아키텍쳐 패밀리를 사용한다. 제안된 방법에 의해 검증된 설계는 에너지, 처리시간과 면적간의 트레이드오프를 보인다. 제안된 설계 방법의 효율성을 보이기 위하여 Xilinx에서 제공되는 매트릭스 곱셈 커널과 비교하였다. 성능 비교 메트릭으로 평균 전력 밀도(E/AT)와 에너지 대 (면적 x 처리시간)비를 사용하였다. 다양한 문제의 크기에 대하여 Xilinx설계들과 비교하였을 때 제안한 설계 방법이 전력밀도(E/AT)에서 평균 $25\%$우수하였다. 또한 본 논문에 제안한 설계의 방법을 MILAN 프레임워크를 이용하여 구현하였다.

• 한국인구학
• /
• 제30권2호
• /
• pp.71-95
• /
• 2007

이 글은 조선후기 호적자료외 양자계승기록을 단서로 조선후기 양반가족의 가계계승 원리와 가족유형을 규명해 보고자 한다. 이 글의 분석자료는 1669년에서 1913년까지 의성김씨 호구단자이다. 분석 결과 조선후기의 가족형태와 조선전기나 조선중기의 가족형태 사이에 많은 차이가 발견되었는데, 그 변화의 방향은 부계계승원리의 강화이며 그 한가운데 양자제도가 자리하고 있었다. 분석자료의 전체 호구 평균가구원수는 5.66명으로 17세기 초에 비해 가족규모가 매우 커졌으며 가족구성원의 친족 범위도 매우 넓어져, 17세기 초 양반가의 가족원이 되는 근친자 종류가 6종의 자였던 데 비해 의성김씨 호구단자에 나타난 그것은 무려 70종이었다. 조선전기 양반가 분석결과와 달리 의성김씨 집안의 가족형태는 직계가족, 방계가족의 비율이 45%를 넘을 뿐 아니라 18세기, 19세기 모두 가장 큰 비중을 차지하는 가족형태는 확대가족이고 부부가족의 비중은 1/3 수준으로 약화되는 등, 가구구성의 친족범위가 더욱 확장되었다. 의성김씨 호구단자에서 입양을 통해 가계를 계승한 사례는 전체 호구 가운데 무려 33.8%에 이른다. 적장자가 호주자리를 승계할 때까지 살아 있을 확률이 낮았던 당시의 인구학적 환경 속에서 적장자가계계승 원리를 확고하게 지키는 방법으로 활용된 것이 양자제도였음을 다시 한 번 확인할 수 있었다. 조선후기 종족집단은 자신의 직계혈통에게 가계를 계승하는 것보다도 입양을 통해서라도 '적장자 자리'라는 명분을 유지하는 것이 더욱 중요했던 사회이고 이런 양반가의 소임을 다하기 위해 적임자를 찾을 때까지 호주대리인을 내세우는 등 양자제도를 보편화시켰던 것이다. 또한 제작된 믹서는 외부의 IF 발룬을 필요하지 않아 소형화가 가능하다. 본 논문에서 설계 및 제작된 94 GHz MIMIC single balanced cascode믹서는 기존의 balanced 믹서와 비교하여 높은 격리 특성을 나타내었다.L 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다. 추적관찰이 필요하겠다.다.참굴 D상 유생을 대상으로 먹이효과를 조사한 결과 실험구와 대조구간 유생의 성장 및 생존율에 유의한 차이를 보이지 않았다.C$에서 73.3%, $10^{\circ}C$에서 63.3% 및 $5^{\circ}C$에서 56.7%로 수온이 $30^{\circ}C$ 이내에서는 높을수록 높은 경향을 보였다. 염분에 따른 잠입 실험 결과는 실험 개시 300분 경과 후 염분 30 psu에서 93.3%로 가장 높았고, 35 psu에서 90.0%, 25 psu에서 83.3%, 20 psu에서 60.0%, 15 psu 이하에서는 거의 잠입이 이루어 지지 않았다. 따라서, 적정 살포를 위한 잠입률은 치패의 크기와 상관없이 저질종류는 모래 (75%) + 뻘 (25%), 입자크기는 1 mm 모래에서 높게 나타났다. 공기 중 노출시간은 짧을수록, 수온은 $30^{\circ}C$ 이내에서 높을수록, 염분은 20-35 psu 이내에서 높을수록 잠입률이 높은 경향을 나타내었다. 교수학습모형에 관련된 지식을 묻는 내용으로 주로 출제되었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권1호
• /
• pp.88-95
• /
• 2002

1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 보다 짧은 비트 길이의 키만으로도 다른 공개키 시스템과 동일한 수준의 안전도를 유지할 수 있다는 장점을 인해 IC 카드와 같은 메모리와 처리능력이 제한된 하드웨어에도 이식가능 하다. 또한 동일한 유한체 연산을 사용하면서도 다른 타원곡선을 선택할 수 있어서 추가적인 보안이 가능하기 때문에 고수준의 안전도를 유지하기 위한 차세대 암호 알고리즘으로 각광 받고 있다. 본 논문에서는 효율적인 타원곡선 암호시스템을 구현하는데 있어 가장 중요한 부분 중 하나인 타원곡선 상의 점을 고속으로 연산할 수 있는 전용의 기저체 연산기 구조를 제안하고 실제 구현을 통해 그 기능을 검증한다. 그리고 기저체 연산의 면밀한 분석을 통해 역원 연산기의 하드웨어 구현을 위하여 최적인 단위 연산항의 도출에 기반을 둔 효율적인 방법론을 제시하고, 이를 바탕으로 현실적인 제한 조건하에서 구현 가능한 수준의 게이트 수를 가지는 고속의 역원 연산기 구조를 제안한다. 또한, 본 논문에서는 제안된 방법론을 바탕으로 실제 구현된 설계회로가 기존 논문에서 비해 게이트 수는 약 8.8배가 증가하지만, 승법연산 속도는 약 150배, 역원연산 속도는 약 480배 정도 향상되는 우수한 연구 결과가 얻어짐을 보인다. 이것은 병렬성을 적용함으로서 당연히 얻어지는 속도면에서의 이득을 능가하는 성능으로, 본 논문에서 제안한 구조의 우수성을 입증하는 결과이다. 실제로, 승법 연산기의 속도에 관계없이 역원연산의 수행시간은 [lo $g_2$(m-1)]$\times$(clock cycle for one multiplication)으로 최적화가 되며, 제안한 구조는 임의의 유한체 $F_{2m}$에 적용가능하다. 제안한 전용의 연산기는 암호 프로세서 설계의 기초자료로 활용되거나, 타원곡선 암호 시스템 구현시 직접 co-processor 형식으로 임베드 되어 사용할 수 있을 것으로 사료된다.다.