• Journal of Advanced Marine Engineering and Technology
• /
• 제21권1호
• /
• pp.59-65
• /
• 1997

In this paper, a feedforward amplifier with error correction is designed and implemented. This amplifier is composed of operational amplifier, the performance of which is compared with that of the reference amplifier without feedforward error correction. As a result, the sec¬ondary harmonics level is improved about 10 [dB]. Therefore it is shown that the proposed feedforward amplifier network is to be adopted able for wide - band amplifiers.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(5)
• /
• pp.185-188
• /
• 2001

This paper proposes an error amplifier circuit using OTA(Operational Transconductance Amplifier) which is the main constituent element in pulse width modulation circuit. The proposed OTA error amplifier circuit is featured by simple circuit configuration, excellent high frequency characteristics and bias current controlled output. Through the experiment of pulse width modulation circuit, the validity of the operation of the OTA error amplifier circuit is verified.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.90-97
• /
• 2010

본 논문에서는 DT-CMOS(Dynamic Threshold voltage CMOS) 스위칭 소자와 DTMOS Error Amplifier를 사용한 고 효율 전원 제어 장치(PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DT-CMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기, 밴드갭 기준 전압 회로, DT-CMOS 오차 증폭기, 비교기가 하나의 블록으로 구성되어 있다. 제안된 DT-CMOS 오차증폭기는 72dB DC gain과 83.5위상 여유를 갖도록 설계하였다. DTMOS를 사용한 오차증폭기는 CMOS를 사용한 오차증폭기 보다 약 30%정도 파워 소비 감소를 보였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 한국전자파학회논문지
• /
• 제14권7호
• /
• pp.762-768
• /
• 2003

본 논문은 IMT-2000 대역에서 동작하는 피드포워드 증폭기의 선형성 개선을 위한 이득 평탄도의 영향에 관한 것이다. 각 증폭기의 이득 평탄도에 대한 동작 특성을 조사하기 위하여 WCDMA 4FA 신호를 인가하여 최종 출력 10 W에서 측정하였다. 특히, 지연 선로, 위상, 크기의 부정합과 같이 선형성 개선에 영향을 미치는 요인 중 각 증폭기의 이득 평탄도의 변화에 따르는 선형성의 개선에 대하여 조사하였다. 전력 증폭기는 40 MHz, 오차 증폭기는 40 MHz, 80 MHz 대역에서 이득 평탄도를 변화시키면서 측정하였다. 측정 결과, 오프셋 5 MHz 지점에서 20 dB 이상의 개선 효과를 나타내기 위해서는 전력 증폭기는 1.5 dB, 오차 증폭기는 0.5 dB 이내의 이득 평탄도를 가져야 함을 확인하였다. 또한, 오차 증폭기의 이득 평탄도에 따라 피드포워드 증폭기의 선형성이 급격히 변화하였으며, 오차 증폭기의 이득 평탄도가 선형성 개선에 더 중요한 요소임을 확인하였다.

• 한국항해항만학회지
• /
• 제27권2호
• /
• pp.209-215
• /
• 2003

본 논문은 IMT-2000 기지국용 15 Watt Feedforward 선형전력증폭기(Linear Power Amplifier; LPA)의 구현을 위한 에러증폭기를 설계 및 제작하여, 그 성능을 평가하였다. 에러증폭기는 상호 변조 왜곡 신호(Intermodulation Distortion: IMD)만을 검출하기 위한 빼기회로, RF 신호의 세기 및 위상을 제어하기 위한 가변 감쇠기, 가변 위상변환기, 그리고 신호의 증폭을 위한 저전력증폭기, 대전력증폭기로 구성되었다. 이들 구성요소는 RO4350 기판 위에 구현되어, 틴 도금한 알루미늄 기구물 안에 바이어스 회로와 함께 집적하였다. 제작시 RF 회로부의 바이어스 회로에 전원을 공급하기 위하여 내벽에 관통형 커패시터를 삽입하여 DC 전원에 의한 스퓨리어스 성분이 제거되도록 하였다. 제작된 에러증폭기는 45 dB 이상의 이득, $\pm$ 0.66 dB의 이득평탄도, -15 dB 이하의 입력반사 손실 특성을 나타내었다. 또한 성능을 평가하기 위해 Feedforward 방식의 LPA에 적용한 결과 주증폭기의 IM3 성분이 34 dBc에서 61 dBc,개선되었다. 이때 오차루프의 상쇄지수는 약 27 dB, 최종 출력 전력은 15 W로 나타났다.

• 한국항해학회지
• /
• 제20권3호
• /
• pp.117-126
• /
• 1996

Generally, the distortion of the negative feedback amplifier is reduced by a factor equal to the return difference (1+${\beta}_1A_1$), but the proposed feedforward amplifier is reduced by a factor equal to the square of the return difference (1+${\beta}_1A_1$). In this paper, a feedforward amplifier with error correction is designed and implemented. So as to evaluate the characteristics of the harmonic distortion that the inverting feedforward amplifier is compared with that of the reference amplifier without feedforward error correction. It is confirmed that the proposed method should be able to reduce much greater than compared with a conventional negative feedback amplifier. Therefore it should be noted that the proposed feedforward amplifier network is also acceptable for wide-band amplifiers and the network which is demanded to improve the harmonic distortion.

• 한국전자파학회논문지
• /
• 제11권8호
• /
• pp.1407-1413
• /
• 2000

본 논문에서는 기지국용 전력 증폭기의 혼 변조 성분들을 극도로 억압하기 위해서 Error feedback 방식을 사용한 Feedforward 선형 전력 증폭기를 설계하였다. 특히, 제안된 선형 전력 증폭기는 기존의 피드백 기술의 단점인 증폭 이득의 손실을 없앤 Error feedback 기술과 Feedforward 기술을 혼합하여 적용하였다. 제안된 선형 전력 증폭기는 HP사의 EEsof ADS ver.1.3을 사용해서 설계.제작하였다. 측정결과, 이득 28 ㏈, P1㏈ 31 ㏈m인 주 전력 증폭기에 -7 ㏈m/tone을 갖는 1850 MHz와 1851.25 MHz의 2-tone 신호를 인가한 결과 전체 IMD가 약 35 ㏈ 개선되었다.

• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.376-381
• /
• 2014

We present a CMOS rail-to-rail class-AB amplifier using dynamic current biasing to improve the delay response of the error amplifier in a low-dropout (LDO) regulator, which is a building block for a wireless power transfer receiver. The response time of conventional error amplifiers deteriorates by slewing due to parasitic capacitance generated at the pass transistor of the LDO regulator. To enhance slewing, an error amplifier with dynamic current biasing was devised. The LDO regulator with the proposed error amplifier was fabricated in a $0.35-{\mu}m$ high-voltage BCDMOS process. We obtained an output voltage of 4 V with a range of input voltages between 4.7 V and 7 V and an output current of up to 212 mA. The settling time during line transient was measured as $9{\mu}s$ for an input variation of 4.7-6 V. In addition, an output capacitor of 100 pF was realized on chip integration.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.211-212
• /
• 2006

This paper represents a Doherty amplifier with analog predistorter to improve the linearity of the Doherty amplifier while preserving the high efficiency. A $3^{rd}$-order predistorter cancels $5^{th}$-order intermodulation (IM5) as well as $3^{rd}$-order intermodulation (IM3) components by their same phase difference in the predistorter and Doherty amplifier. This is accomplished by independently controlling their phase by using the phase-controlled error generator in the predistorter. For experimental verification, a $3^{rd}$-order predistorter has been implemented and tested in a 180-W Doherty amplifier at the wide-band code division multiple access (WCDMA) band. The measured results show good performance with the predistortion Doherty amplifier.

• 한국전자파학회논문지
• /
• 제11권1호
• /
• pp.116-123
• /
• 2000

본 논문에서는 Delay line이 없는 Feedforward loop를 이용한 PCS 중계기용 선형화기룹 설계 및 제작하였다. 기존의 Feedforward 방식을 이용한 Predistortor에서 사용되는 지연 선로(Delay line)를 제거하기 위하여 기존의 선호 루프(Signal loop)의 주 경로에 보조 증폭기를 사용하고 보조 경로에 보조 증폭기와 비슷한 동작시간을 갖 는 혼 변조 증폭기(Inter-modulation am미ifier)를 사용하였다 또한, 주 증폭기를 에러 루프(Error loop)로 옮기 고 그와 비슷한 농작시간을 갖고 에러 선호를 증폭하기 위해서 에러 증폭기(Error amplifier)를 사용하여 지연 선로를 제거하였고 에러 선호를 주 증폭기 출력 단에 인가시켰다, 본 논문의 선형화기는 HP사의 EEsof ADS v ver.l.l을 사용해서 설계하였으며 유전율 3.2 .. 2 두께 0.8mm인 GML 1000 기판에 제작하였다. 측정 결과, 이득 27 d dB이고 $P_{1dB}$ 29 dBm인 주 전력 증폭기에 -7 dBm/tone을 갖는 1.85 GHz와 1.851 GHz의 2-tone 신호를 인가한 결과 전체 IMD가 약 17 dB 개선되었다.