• 대한임베디드공학회논문지
• /
• 제3권1호
• /
• pp.19-24
• /
• 2008

To reduce time-to-market, more and more embedded system developers and system-on-chip designers rely on microprocessor-based design methodology. ARM processor has been a major player in this industry over the last 10 years. However, there are many restrictions on developing embedded software using ARM processor in the early design stage. For those who are not familiar with embedded software development environment or who cannot afford to have an expensive embedded hardware equipment, testing their software on a real ARM hardware platform is a challenging job. To overcome such a problem, we have designed VMA (Virtual ARM Machine), which offers easier testing and debugging environment to ARM based embedded system developers. Major benefits that can be achieved by utilizing a virtual ARM platform are (1) reducing development cost, (2) lowering the entrance barrier for embedded system novices, and (3) making it easier to test and debug embedded software designs. Unlike many other purely software-oriented ARM simulators which are independent of real hardware platforms, VMA is specifically targeted on SYS-Lab 5000 ARM hardware platform, (designed by Libertron, Inc.), which means that VMA imitates behaviors of embedded software as if the software is running on the target embedded hardware as closely as possible. This paper will describe how VMA is designed and how VMA can be used to reduce design time and cost.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.1-6
• /
• 2010

본 논문에서는 문자나 그래픽 같은 매우 간단한 메시지만을 표출하고 있는 소형 LED 전광판에서도 동영상이 표출될 수 있도록 임베디드 시스템을 이용한 프로세서를 설계하였다. 구현 방법으로는 임베디드 시스템에서 출력되는 24Bit의 디지털 동영상을 표출할 수 있도록 하기위하여 비디오 프로세서와 LED Display Panel을 설계한 동영상 LED 전광판을 제작하였다. 감마 보정, 밝기, 색 대비조정, 스케줄 기능, 인터넷에 의한 표출영상 변환 및 저장장치를 내장하였으며, 그래픽, 동영상 등을 소형LED 전광판에서 표출할 수 있도록 Windows CE 기반의 응용 프로그램을 설계하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.357-360
• /
• 2001

As SOC design methodology becomes popular, processors, the essential core in embedded system are required to be designed fast and supported to customers with expansive behavior description. This paper presents new methodology to meet such goals with designer configurable instruction set simulator for processors. This paper proposes new language called PML(Processor Modeling Language), which is based on microprogramming scheme and is also successful in most behavior of processors. By using this, we can describe scalar processor very efficiently with by-far faster simulation speed in compared with HDL model.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2677-2680
• /
• 2003

This paper describes the implementation of a 4 channel embedded DVR system. It receives analog video from CCD cameras and converts to 640${\times}$480 CCIR-656 digital video by 30 frames/sec. These digital images are compressed to the wevelet transformed image using hardware codec which is capable of 350:1 real-time compression and decompression. The DVR is working on linux and it implemented on an embedded system which is based on StrongARM processor. For the interface between processor system module and image processing module, GPIO and memory control module are used, device drivers are developed. Linux kernel source is customized. This paper provides techniques of embedded system development and embedded linux porting.

• 제어로봇시스템학회논문지
• /
• 제21권11호
• /
• pp.989-995
• /
• 2015

Due to the recent increase of the importance and demand of security services, the importance of a surveillance monitor system that makes an automatic security system possible is increasing. As the market for surveillance monitor systems is growing, price competitiveness is becoming important. As a result of this trend, surveillance monitor systems based on an embedded system are widely used. In this paper, an object detection algorithm based on an embedded system for a surveillance monitor system is introduced. To apply the object detection algorithm to the embedded system, the most important issue is the efficient use of resources, such as memory and processors. Therefore, designing an appropriate algorithm considering the limit of resources is required. The proposed algorithm uses two background models; therefore, the embedded system is designed to have two independent processors. One processor checks the sub-background models for if there are any changes with high update frequency, and another processor makes the main background model, which is used for object detection. In this way, a background model will be made with images that have no objects to detect and improve the object detection performance. The object detection algorithm utilizes one-dimensional histogram distribution, which makes the detection faster. The proposed object detection algorithm works fast and accurately even in a low-priced embedded system.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.840-841
• /
• 2012

본 논문에서는 차세대 IT 분야에 임베디드 시스템 응용에 대해 논의하였다. 이를 위해 먼저 차세대 IT 분야에 있어서 임베디드 시스템의 중요성에 대해 언급하였다. 또한, 하드웨어 기반의 임베디드 시스템, 임베디드 하드웨어 프로세서, 특겅 목적의 프로세서에 대해 논의하였으며 이를 근간으로 임베디드 시스템의 응용 분야에 대해 논의하였다.

• 융합신호처리학회논문지
• /
• 제13권2호
• /
• pp.83-90
• /
• 2012

본 논문에서는 NIOS II 임베디드 플랫폼을 기반으로 하는 지능형 영상 감시 시스템을 구현하였다. 지금까지의 입베디 드 기반의 영상 감시 시스템들은 하드웨어의 의존도가 높아 특정한 목적에 제한되는 단점이 있었다. 이러한 한계를 개 선하기 위하여, 필자들은 그 응용의 목적에 따라 폭 넓게 적용 가능한 유연성이 높은 임베디드 플랫폼을 구현하였다. 소프트웨어 중심 프로그래밍 기법의 주요 문제점인 고속 처리를 위하여, 핵심 부분인 하드웨어 플랫폼에서 SOPC형 NIOS II 임베디드 프로세서와 영상처리 알고리즘을 소프트웨어 프로그래밍과 C2H(The Altera NIOS II C-To-Hardware(C2H) Acceleration Compiler) 컴파일러를 사용하는 하드웨어 프로그래밍을 통합하여 시스템의 성능을 향상 시켰다. 그리고 NIOS II 임베디드 프로세서 플랫폼을 중심으로 각각의 디바이스 인터페이스를 통합 관리하는 서버 시스템을 구축하고, 사용자의 접근 효율을 높이기 위해 네트워크상에서 제어하는 기능을 추가하였다.본 시스템을 영상 감시를 위한 지정된 구역에 설치하여 시험하고 그 성능을 평가하였다.

• 한국항행학회논문지
• /
• 제14권1호
• /
• pp.87-92
• /
• 2010

항공 임베디드 시스템은 고신뢰성 설계가 매우 중요하다. 본 논문에서는 고신뢰성 항공 임베디드 시스템 연구를 위하여 Triple Modular Redundancy(TMR) 구조의 하드웨어를 설계하였다. TMR 구조의 하드웨어가 단일 프로세서 구조의 하드웨어보다 얼마나 신뢰성이 향상 되었는지를 연구하기 위하여, ARM 프로세서와 TMR ARM 프로세서의 축소된 형태의 시뮬레이션 모델을 개발하였고 각각의 신뢰성을 평가하는 연구를 수행하였다. 신뢰성 평가는 RTL을 이용한 시뮬레이션 기반 오류 주입 시뮬레이션 기법을 이용하였다. 주입된 오류별로 타겟 시스템의 상태변화를 분석하여, 오류 복구비율을 계산하였다. 실험결과 TMR ARM의 오류복구 능력은 ARM에 비해 최대 10배 이상 향상되었으며, 특히 permanent fault에서 더 강인함을 확인 하였다.

• 한국항행학회논문지
• /
• 제14권2호
• /
• pp.233-238
• /
• 2010

본 논문은 고신뢰성 임베디드 시스템의 핵심 부품인 risc 프로세서에 forward 기반의 오류복원 기법을 적용한 fetch redundant risc(FRR) 프로세서와 backward 기반의 오류복원 기법을 적용한 redundancy execute risc(RER) 프로세서를 연구하였다. 제안된 프로세서의 고장감내 성능을 평가하기 위해서 base risc, FRR, RER 프로세서의 SystemC 모델을 제작하고 SystemC 기반 fault injection 기법을 이용하여 오류주입 시험을 수행하였다. 실험결과 세 프로세서의 고장률은 1-bit transient fault를 주입한 경우에는 고장률이 FRR 프로세서는 1%, RER 프로세서는 2.8%, base risc 프로세서는 8.9%로 확인되었으며, 1-bit permanent fault를 주입한 경우 FRR 프로세서는 4.3%, RER 프로세서는 6,5%, base RISC 프로세서는 41%로 확인되었다. 따라서 1-bit 오류가 발생하는 경우에는 FRR 프로세서가 가장 높은 신뢰성을 나타내는 것으로 판명되었다.

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.315-321
• /
• 2011

선박이나 함정에서 일반적으로 사용되는 SONAR 신호용 CRT 모니터 디스플레이 시스템은 벡터 주사 방식을 사용한다. 그래서 시스템의 처리회로가 복잡하고, 부품 생산이 폐쇄되어 부품 수급이 어렵고 가격이 고가이다. FPGA 기반 임베디드 프로세서 시스템은 회로를 단순화함과 더불어 코어설계를 쉽게 재구성함으로써 각종 응용 적용에 유연하고, 저가격대로 고속 성능을 제공한다. 본 논문은 기존 CRT시스템의 문제점을 극복하기 위해서 FPGA 임베디드 프로세서 시스템을 사용하여 SONAR 신호 LCD 디스플레이 시스템을 구현하였다. 제안한 접근법은 기존 시스템에 비해 X-Y 편향과 CRT 제어 블록을 FPGA 임베디드 프로세서 시스템으로 대체함으로써 시스템 구성의 단순성과 유연성을 확보할 수 있고, 또한 저가격화를 가능하게 한다. 구현된 시스템은 SONAR 신호를 실시간으로 획득하고 LCD에 디스플레이하는 것이 가능하다.