• 제목/요약/키워드: Electronic circuit

검색결과 3,010건 처리시간 0.033초

효과적인 실험 교육을 위한 수업 모형 (An Instructional Model for Effective Experimental Education)

  • 유동상
    • 실천공학교육논문지
    • /
    • 제11권2호
    • /
    • pp.143-150
    • /
    • 2019
  • 회로 이론은 전기 및 전자 공학 분야에서 가장 기본이 되는 다양한 회로의 해석과 설계를 체계화한 학문으로 회로 이론 교과목은 전기 및 전자 공학도라면 반드시 습득하도록 4년제 대학을 기준으로 학부 2학년에 한 학기 내지는 2 학기에 걸쳐 전공 교과목으로 편성되어 있다. 또한 학생들이 회로 이론에 대한 이해도를 높이고, 실제 회로를 구성한 실험을 통하여 회로 설계에 대한 기술 및 응용력을 습득할 수 있도록 하는 실험 교과목이 이론 교과목을 뒷받침하기 위해 동반 편성되고 있다. 본 논문에서는 회로 이론을 뒷받침하는 실험 교육에 대한 학습 효과를 높이기 위해 전기회로 설계 및 실험 교과목에서 시행하고 있는 수업 방법에 대한 사례 연구에 대해 기술한다. 이를 위해 이론 학습, 시뮬레이션, 실험 및 설계 프로젝트 등이 복합적으로 구성된 15주 수업 모형을 제안한다. 제시된 수업 모형에서는 이론을 보완하기 위한 시뮬레이션과 사전 실험 준비 과정이 강화되고, 공학 엔지니어로서의 실질적인 회로 설계 능력을 배양하기 위한 설계 프로젝트가 도입되어 운영된다. 5년 동안의 운영 결과는 제안된 모형이 효용성이 있음을 보여준다.

A Novel Phase Noise Reduction In Oscillator Using PBG(Photonic Band Gap) Structure and Feedforward Circuit

  • Seo, Chul-Hun
    • Journal of electromagnetic engineering and science
    • /
    • 제5권4호
    • /
    • pp.204-207
    • /
    • 2005
  • In this paper, PBG structure and feedforward circuit has been used to suppress the phase noise of the oscillator. Microstrip line resonator have low Q, but we can obtain high LO power by feedforward circuit and improve the resonator Q by the PBG, simultaneously. The proposed oscillator which uses PBG and feedforward circuit shows 0${\~}$20 dB phase noise reduction compared to the conventional oscillator. We have obtained -115.8 dBc of phase noise at 100 kHz offset from 2.4 GHz center.

2중천이검출방식을 이용한 새로운 속도 측정회로 (A New Speed Measurement Circuit Using 2 Way Edge Detection Method)

  • 윤경섭;이무영;김우현;권우현
    • 센서학회지
    • /
    • 제6권4호
    • /
    • pp.280-289
    • /
    • 1997
  • 엔코더를 사용한 모터의 속도 검출은 저속에서 엔코더의 스텝과 스텝사이의 간격이 넓어서 속도와 회전방향을 정확히 검출하기 어렵다. 따라서 저속에서 좀 더 정확한 속도정보를 얻기위한 여러 가지의 속도추정기술들이 발표되었다. 또한 저속에서는 회전방향의 검출이 속도의 측정만큼이나 중요하다. 그러나 기존의 방향판별회로는 엔코더 펄스 1주기에 1번씩만 방향을 검출하므로 시간지연이 크기때문에 정확한 검출이 힘들다. 따라서 본 논문에서는 각각의 엔코더 펄스의 상승과 하강천이시마다 회전방향을 검출해 엔코더 펄스 1주기에 4번씩 검출할 수 있는 2중천이 검출방식을 제안한다. 그러므로 제안된 회로를 사용하면 기존의 회로보다 검출시간을 1/4로 단축시킬 수 있어 보다 정확한 속도와 회전방향의 검출이 가능하다. 그리고 제안된 회로의 성능과 효과를 시뮬레이션과 실험을 통해 확인하고 기존회로와의 비교를 통해 결과들을 분석한다.

  • PDF

Band Stop Matching Circuit이 적용된 Inverted-F Antenna의 Bypass Capacitor를 이용한 안테나 효율 향상 기법 (Design Technique Using Bypass Capacitor to Improve Antenna Efficiency of Inverted-F Antenna with Band Stop Matching Circuit)

  • 배장환;최우철;임선호;윤영중
    • 한국전자파학회논문지
    • /
    • 제30권1호
    • /
    • pp.1-7
    • /
    • 2019
  • 본 논문에서는 bypass capacitor를 이용하여 Band Stop Matching Circuit(BSMC)을 적용한 Inverted-F Antenna(IFA)의 효율을 향상 기법을 제안한다. 본 논문에서 설계한 안테나의 동작주파수는 LTE band 26과 5(814~894 MHz) 대역이다. BSMC의 임피던스 변화를 이용하여 IFA의 대역폭을 -6 dB 기준 823~886 MHz에서 800~888 MHz로 확장하였다. 확장된 주파수 대역에서 안테나의 효율을 향상시키기 위해 BSMC가 적용된 IFA에 bypass capacitor를 적용하였다. Bypass capacitor는 BSMC가 적용된 IFA의 전류 변화량를 감소시켜 안테나의 효율을 향상시켜주는 역할을 한다. Bypass capacitor를 적용시켰을 때 대역폭은 804~895 MHz이며 확장된 주파수 대역에서 안테나 효율은 10 % 이상 증가하였다.

소프트 스위칭 방식의 보조 회로를 활용한 영전류 천이형 싱크로너스 벅 컨버터 (A Zero-Current-Transition Synchronous Buck Converter Using Auxiliary Circuit with Soft-Switching)

  • 이의천;최현칠
    • 전력전자학회논문지
    • /
    • 제18권4호
    • /
    • pp.359-366
    • /
    • 2013
  • This paper proposes a zero-current-transition(ZCT) synchronous buck converter using auxiliary circuit with soft-switching for light weight and high efficiency. In this scheme, an auxiliary circuit is added to the conventional synchronous rectifier buck converter and used to achieve soft-switching condition for both the main switch and synchronous switch. In addition, the switch in the auxiliary circuit operates under soft-switching conditions. Thus, the proposed converter provides a higher efficiency. The basic operations, in this paper, are discussed and design guidelines are presented. The usefulness of the proposed converter is verified on a 200KHz, 20 W prototype converter.

새로운 구조의 ESD 보호소자를 내장한 고속-저전압 LVDS Driver 설계 (Design of high speed-low voltage LVDS driver circuit with the novel ESD protection device)

  • 이재현;김귀동;권종기;구용서
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.731-734
    • /
    • 2005
  • In this study, the design of advanced LVDS(Low Voltage Differential Signaling) I/O interface circuit with new structural low triggering ESD (Electro-Static Discharge) protection circuit was investigated. Due to the differential transmission technique and low power consumption at the same time. Maximum transmission data ratio of designed LVDS transmitter was simulated to 5Gbps. And Zener Triggered SCR devices to protect the ESD phenomenon were designed. This structure reduces the trigger voltage by making the zener junction between the lateral PNP and base of lateral NPN in SCR structure. The triggering voltage was simulated to 5.8V. Finally, we performed the layout high speed I/O interface circuit with the low triggered ESD protection device in one-chip.

  • PDF

휴대용 시스템을 위한 새로운 영전압 천이형 싱크로너스 벅 컨버터 (Novel Zero-Voltage-Transition Synchronous Buck Converter for Portable System)

  • 김낙윤;최현칠
    • 전력전자학회논문지
    • /
    • 제17권4호
    • /
    • pp.330-336
    • /
    • 2012
  • In this paper, novel zero-voltage-transition(ZVT) synchronous buck converter of pulse-width-modulation(PWM) method is proposed to utilize auxiliary circuit. In this proposed scheme, designed to operate low output voltage for portable system and applied synchronous scheme to improve efficiency. Also proposed circuit is designed to do soft-switching operation in every switch. In this paper, the circuit operation is explained and analysed, and design guidelines are presented. To verify the availability of the proposed circuit, experiment and simulation is carried out.

Protection Circuit Module에 최적화된 60 V급 TDMOSFET 최적화 설계에 관한 연구 (Study on Design of 60 V TDMOSFET for Protection Circuit Module)

  • 이현웅;정은식;오름;성만영
    • 한국전기전자재료학회논문지
    • /
    • 제25권5호
    • /
    • pp.340-344
    • /
    • 2012
  • Protected Circuit Module protects battery from over-charge and over-discharge, also prevents accidental explosion. Therefore, power MOSFET is essential to operate as a switch within the module. To reduce power loss of MOSFET, the on state voltage drop should be lowered and the switching time should be shorted. However there is trade-off between the breakdown voltage and the on state voltage drop. The TDMOS can reduce the on state voltage drop. In this paper, effect of design parameter variation on electrical properties of TDMOS, were analyzed by computer simulation. According to the analyzed results, the optimization was performed to get 65% higher breakdown voltage and 17.4% on resistance enhancement.

고온 초전도 자속흐름 트랜지스터에 적용된 전자냉각 특성 시뮬레이션 (Characteristics Simulation of Electronics Cooling for a High-Temperature Superconducting Flux Flow Transistor Circuit)

  • 고석철;강형곤;임성훈;두호익;이종화;한병성
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
    • /
    • pp.1063-1066
    • /
    • 2002
  • An equivalent circuit for the superconductor flux flow transistor(SFFT) was combined with high temperature cooling device, based on the analogy between thermal and electrical variables using the high-temperature superconductor(HTS), is proposed. The device is composed of parallel weak links with a nearby magnetic control line. A model has been developed that is based on solving the equation of motion of Abrikosov vortices subject to Lorentz viscous and pinning forces as well as magnetic surface barriers. The use of thermal models the global performance of thermal cooling circuit and signal system to be checked by using electrical circuit analysis programs such as SPICE.

  • PDF