• 한국전자파학회논문지
• /
• 제29권4호
• /
• pp.247-255
• /
• 2018

본 논문에서는 complementary split ring resonator(CSRR)을 이용하여 마이크로파 대역에서 비침습적으로 포도당 수용액과 염화나트륨 수용액을 구별하였다. 개방형 동축 프로브로 측정한 두 수용액의 전기적 특성을 기반으로 구별이 유리한 주파수에서 동작하는 CSRR을 설계, 제작하였다. 그리고 공진기의 전기장이 강하게 형성되는 부분에 수용액을 집중시키기 위해 PDMS mold를 제작하였고, 라미네이트 필름으로 수용액과 공진기의 접촉을 방지하였다. 두 수용액의 농도는 인체 혈당 농도 범위인 400 mg/dL까지 100 mg/dL 단위로 나누었고, $50{\mu}L$의 수용액으로 실험하였다. 공진 주파수에서 포도당 수용액과 염화나트륨 수용액의 투과계수($S_{21}$)를 측정한 결과, 100 mg/dL 농도 변화 대비 각각 -0.06 dB, 0.14 dB 변하는 것을 확인하였고, 상반된 경향을 통해 두 수용액의 농도에 따른 $S_{21}$의 변화를 선택적으로 구별하였다.

• 지구물리와물리탐사
• /
• 제16권2호
• /
• pp.79-90
• /
• 2013

지반조사에서 비파괴 조사 기술은 시추조사보다 경제적으로 비용이 덜 들고 광역에 걸친 지반정보를 제공하는 장점이 있다. 하지만 지반설계정수로서 적용하기에는 어려운 한정된 정보만을 제공하게 된다. 이를 극복하기 위해, 비파괴 조사 방법 중 하나인 전기비저항 탐사를 모형토조실험에 적용하여, 토질상태에 따른 비저항 반응과 함수비에 따른 비저항 반응을 분석하여 비저항 거동 양상에 대한 연구를 수행하였다. 실험에 사용한 토질은 주문진 표준사, 마사토이며 각 토질의 입도 분포, 균등계수를 구하여 실험에 있어 실험재료의 균질한 상태를 유지하였다. 실험에 사용한 모형의 제원은 $160{\times}100{\times}50$ (cm)의 아크릴 재질 토조이며, 각 토질의 높이는 30 cm를 유지하였다. 5TE(함수비측정센서)센서를 7 ~ 8cm 간격으로 수직하게 꽂아 층별 함수비를 측정하였다. 모형실험 결과 주문진 표준사는 비저항 거동 양상이 함수비에 민감하게 반응하는 것을 알 수 있었으며, 마사토는 함수비에 따라 비저항이 낮아진 후에도 시간경과에 따른 거동 양상에 큰 변화가 없는 것을 관찰하였다. 또한 토조 실험에 사용된 토양과 유사한 테스트 베드를 선정하여 그 반응을 비교 분석하였다. 이러한 실험을 통해 토질 상태와 함수비에 따른 다양한 비저항 거동 양상 자료를 수집하고, 비파괴 조사기술의 정확도를 향상 시켜 나간다면 지반설계정수를 산정하는데 있어 기초적인 연구가 될 수 있음을 확인하였다.

• 터널과지하공간
• /
• 제33권6호
• /
• pp.483-494
• /
• 2023

국내에서 널리 사용되는 전기비저항과 유도분극탐사는 지하 매질 정보를 얻는 대표적인 물성인 전기적 성질을 측정하는 방법이다. 다양한 현장에서 획득하는 탐사 자료에 대한 정밀한 해석을 위해서는 매질의 물성 정보를 정확하게 측정하는 것이 중요하다. 암석의 전기적 물성 측정은 전류 전극과 전위 전극을 동일한 전극으로 사용하는 2전극법과 전류 전극과 전위 전극을 분리하여 측정하는 4전극법으로 구분된다. 2전극법은 4전극법에 비해 시료와 전극의 접촉이 매우 용이하므로 일반적으로 많이 사용되고 있지만, 시료뿐만 아니라 전극의 임피던스가 함께 측정된다는 문제가 있다. 이 연구에서는 유도분극 특성을 갖지 않는 물시료와 유도분극 특성을 갖는 흑연과 시멘트를 혼합한 인공 시료에 대하여 2전극법과 4전극법을 사용하여 시간영역 유도분극 효과를 측정하고 그 결과를 비교하였다. 또한, 현장탐사를 모사한 수조모형 실험으로 두 전극법의 결과와 비교하여, 모형실험과 4전극법의 결과가 잘 일치하는 것을 확인하였다. 따라서, 4전극법이 전위전극의 설치에 어려움이 있지만 2전극법에 비해 전위전극의 임피던스에 의한 문제를 줄일 수 있어 전기적 물성 측정에 효과적임을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.308-309
• /
• 2012

One of the critical issues in the growth of multijunction solar cell is the formation of a highly doped Esaki interband tunnel diode which interconnects unit cells of different energy band gap. Small electrical and optical losses are the requirements of such tunnel diodes [1]. To satisfy these requirements, tens of nanometer thick gallium arsenide (GaAs) can be a proper candidate due to its high carrier concentration in low energy band gap. To obtain highly doped GaAs in molecular beam epitaxy, the temperatures of Si Knudsen cell (K-cell) for n-type GaAs and Be K-cell for p-type GaAs were controlled during GaAs epitaxial growth, and the growth rate is set to 1.75 A/s. As a result, the doping concentration of p-type and n-type GaAs increased up to $4.7{\times}10^{19}cm^{-3}$ and $6.2{\times}10^{18}cm^{-3}$, respectively. However, the obtained n-type doping concentration is not sufficient to form a properly operating tunnel diode which requires a doping concentration close to $1.0{\times}10^{19}cm^{-3}$ [2]. To enhance the n-type doping concentration, n-doped GaAs samples were grown with a lower growth rate ranging from 0.318 to 1.123 A/s at a Si K-cell temperature of $1,180^{\circ}C$. As shown in Fig. 1, the n-type doping concentration was increased to $7.7{\times}10^{18}cm^{-3}$ when the growth rate was decreased to 0.318 A/s. The p-type doping concentration also increased to $4.1{\times}10^{19}cm^{-3}$ with the decrease of growth rate to 0.318 A/s. Additionally, bulk resistance was also decreased in both the grown samples. However, a transmission line measurement performed on the n-type GaAs sample grown at the rate of 0.318 A/s showed an increased specific contact resistance of $6.62{\times}10^{-4}{\Omega}{\cdot}cm^{-2}$. This high value of contact resistance is not suitable for forming contacts and interfaces. The increased resistance is attributed to the excessively incorporated dopant during low growth rate. Further studies need to be carried out to evaluate the effect of excess dopants on the operation of tunnel diode.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.320-320
• /
• 2016

Nanocrystalline Carbon thin films have numerous applications in different areas such as mechanical, biotechnology and optoelectronic devices due to attractive properties like high excellent hardness, low friction coefficient, good chemical inertness, low surface roughness, non-toxic and biocompatibility. In this work, we studied the comparison of pure DC power and pulsed DC power in plasma sputtering process of carbon thin films synthesis. Using a close field unbalanced magnetron sputtering system, films were deposited on glass and Si wafer substrates by varying the power density and pulsed DC frequency variations. The plasma characteristics has been studied using the I-V discharge characteristics and optical emission spectroscopy. The films properties were studied using Raman spectroscopy, Hall effect measurement, contact angle measurement. Through the Raman results, ID/IG ratio was found to be increased by increasing either of DC power density and pulsed DC frequency. Film deposition rate, measured by Alpha step measurement, increased with increasing DC power density and decreased with pulsed DC frequency. The electrical resistivity results show that the resistivity increased with increasing DC power density and pulsed DC frequency. The film surface energy was estimated using the calculated values of contact angle of DI water and di-iodo-methane. Our results exhibit a tailoring of surface energies from 52.69 to $55.42mJ/m^2$ by controlling the plasma parameters.

• 한국결정성장학회지
• /
• 제1권2호
• /
• pp.79-93
• /
• 1991

초 고집적 회로의 시대로 접어들면서 지금까지의 금속선 형성 기술 및 배선 재료에 많은 문제점들이 나타나고 있다. 알루미늄의 대체 재료로서 검토되고 있는 구리를, 전기 화학적 방법에 의해 미세 접촉창에 선택적으로 충전함으로써 새로운 금속선 형성 기술을 제시하고자 하였다. 0.75M의 황산구리 수용액을 전해액으로 사용하여 p형 (100) 규소 박판위에 구리 전착막을 형성한 후 Alpha Step, 주사 전자 현미경, 4-탐침법을 사용하여 막의 두께, 입자 크기, 비저항을 측정함으로써 전착 시간, 전류 밀도, 첨가물로 사용한 젤라틴 농도가 전착막의 성질에 미치는 영향에 대해 조사하였다. 평균 전착 속도는 전류 밀도가 $ 2A/dm^2$일 때 0.5-0.6\mu\textrm{m}$/min 였고 구리 입자의 크기는 전류밀도 증가에 따라 증가하였다. 입자 크기 $4000{\AA}$이상에서 얻어진 비저항값은 3-6 Ω.cm였다. 젤라틴을 첨가하여 입자의 크기를 $0.1\mu\textrm{m}$이하로 감소시킴으로써 크기 $1\mu\textrm{m}$이하의 접촉장에 구리를 선택적으로 충전시키는데 성공하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.344-344
• /
• 2014

Transparent amorphous oxide semiconductors such as a In-Ga-Zn-O (a-IGZO) have advantages for large area electronic devices; e.g., uniform deposition at a large area, optical transparency, a smooth surface, and large electron mobility >10 cm2/Vs, which is more than an order of magnitude larger than that of hydrogen amorphous silicon (a-Si;H).1) Thin film transistors (TFTs) that employ amorphous oxide semiconductors such as ZnO, In-Ga-Zn-O, or Hf-In-Zn-O (HIZO) are currently subject of intensive study owing to their high potential for application in flat panel displays. The device fabrication process involves a series of thin film deposition and photolithographic patterning steps. In order to minimize contamination, the substrates usually undergo a cleaning procedure using deionized water, before and after the growth of thin films by sputtering methods. The devices structure were fabricated top-contact gate TFTs using the a-IGZO films on the plastic substrates. The channel width and length were 80 and 20 um, respectively. The source and drain electrode regions were defined by photolithography and wet etching process. The electrodes consisting of Ti(15 nm)/Al(120 nm)/Ti(15nm) trilayers were deposited by direct current sputtering. The 30 nm thickness active IGZO layer deposited by rf magnetron sputtering at room temperature. The deposition condition is as follows: a rf power 200 W, a pressure of 5 mtorr, 10% of oxygen [O2/(O2+Ar)=0.1], and room temperature. A 9-nm-thick Al2O3 layer was formed as a first, third gate insulator by ALD deposition. A 290-nm-thick SS6908 organic dielectrics formed as second gate insulator by spin-coating. The schematic structure of the IGZO TFT is top gate contact geometry device structure for typical TFTs fabricated in this study. Drain current (IDS) versus drain-source voltage (VDS) output characteristics curve of a IGZO TFTs fabricated using the 3-layer gate insulator on a plastic substrate and log(IDS)-gate voltage (VG) characteristics for typical IGZO TFTs. The TFTs device has a channel width (W) of $80{\mu}m$ and a channel length (L) of $20{\mu}m$. The IDS-VDS curves showed well-defined transistor characteristics with saturation effects at VG>-10 V and VDS>-20 V for the inkjet printing IGZO device. The carrier charge mobility was determined to be 15.18 cm^2 V-1s-1 with FET threshold voltage of -3 V and on/off current ratio 10^9.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 1999년도 추계학술발표회 초록집
• /
• pp.15-15
• /
• 1999

In chip plating, several parameters must be taken into consideration. Current density, solution concentration, pH, solution temperature, components volume, chip and media ratio, barrel geometrical shape were most likely found to have an effect to the process yields. The 3 types of barrels utilized in chip plating industry are the conventional rotating barrel. vibrational barrel (vibarrel), and the centrifugal type. Conventional rotating barrel is a close type and is commonly used. The components inside the barrel are circulated by the barrel's rotation at a horizontal axis. Process yield has known to have higher thickness deviation. The vibrational barrel is an open type which offers a wide exposure to electrolyte resulting to a stable thickness deviation. It rotates in a vertical axis coupled with multi-vibration action to facilitate mixed up and easy transportation of components, The centrifugal barrel has its plated work centrifugally compacted against the cathode ring for superior electrical contact with simultaneous rotary motion. This experiment has determined the effect of barrel vibration intensity to the plating thickness distribution. The procedures carried out in the experiment involved the overall plating process., cleaning, rinse, Nickel plating, Tin-Lead plating. Plating time was adjusted to meet the required specification. All other parameters were maintained constant. Two trials were performed to confirm the consistency of the result. The thickness data of the experiment conducted showed that the average mean value obtained from higher vibrational intensity is nearer to the standard mean. The distribution curve shown has a narrower specification limits and it has a reduced variation around the target value, Generally, intensity control in vi-barrel facilitates mixed up and easy transportation of components, However, it is desirable to maintain an optimum vibration intensity to prevent solution intrusion into the chips' internal electrode. A cathodic reaction can occur in the interface of the external and internal electrode. $2HD{\;}+{\;}e{\;}{\rightarrow}20H{\;}+{\;}H_2$ Hydrogen can penetrate into the body and create pressure which can cause cracks. At high intensity, the chip's motion becomes stronger, its contact between each other is delayed and so plating action is being controlled. However, the strong impact created by its collision can damage the external electrode's structure thereby resulting to bad plating condition. 1 lot of chip was divided into two equal partion. Each portion was loaded to the same barrel one after the other. Nickel plating and tin-lead plating was performed in the same station. Portion A maintained the normal barrel vibration intensity and portion B vibration intensity was increased two steps higher. All other parameters, current, solution condition were maintained constant. Generally, plating method find procedures were carried out in a best way to maintained the best plating condition. After plating, samples were taken out from each portion. molded and polished. Plating thickness was investigated for both. To check consistency of results. 2nd trial was done now using different lot of another characteristics.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.111-119
• /
• 2005

직경 $75{\mu}m$ 높이 $90{\mu}m$및 $150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

• 한국진공학회지
• /
• 제17권6호
• /
• pp.518-522
• /
• 2008

반도체 집적도의 비약적인 발전으로 박막은 더욱 다층화 되고 선폭은 더욱 미세화가 진행되었다. 이러한 악조건에서 소자의 집적도를 계속 향상시키기 위하여 많은 연구가 진행되고 있다. 특히 소자 집적도 향상으로 금속 배선 공정에서는 선폭의 미세화와 배선 길이 증가로 인한 RC지연이 발생하게 되었다. 이를 방지하기 위하여 Al보다 비저항이 작은 Cu를 배선물질로 사용하여야 하며, 또한 일부 공정에서는 이미 사용하고 있다. 그러나 Cu를 금속배선으로 사용하기 위해 해결해야 할 가장 큰 문제점은 저온에서 쉽게 Si기판과 반응하는 문제이다. 현재까지 본 실험실에서는 tungsten (W)을 주 물질로 W-C-N (tungsten- carbon - nitrogen) 확산방지막을 증착하여 연구를 하였으며, $\beta$-ray, XRD, XPS 분석을 통하여 고온에서도 Cu의 확산을 효과적으로 방지한다는 연구 결과를 얻었다. 이 연구에서는 기존 연구에 추가적으로 W-C-N 확산방지막의 표면을 Nano-Indenter System을 이용하여 확산방지막 표면강도 변화를 분석하여 확산방지막의 물성 특성을 연구하였다. 이러한 연구를 통하여 박막내 불순물인 질소가 포함된 박막이 고온 열처리 과정에서 보다 안정적인 표면강도 변화를 나타내는 연구 결과를 얻었으며, 이로부터 박막의 물성 분석을 실시하였다.