• 한국통신학회논문지
• /
• 제35권1C호
• /
• pp.103-112
• /
• 2010

본 논문에서는 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution) FDD(Frequency Division Duplexing) / TDD(Time Division Duplexing) 듀얼 모드 하향 링크 수신기를 위한 주파수 동기 알고리즘을 제안한다. 일반적으로 3GPP LTE OFDMA(Orthogonal Frequency Division Multiple Access) 시스템에서의 대략적 주파수 동기는 PSS(Primary Synchronization Signal)를 이용한 상관 방식이 적용되며, 미세 주파수 동기는 OFDMA 심볼의 보호 구간(CP: Cyclic Prefix) 상관 방식이 적용된다. 그러나 기존의 대략적 주파수 동기 알고리즘들은 페이딩 환경에서 상관 패턴의 열화와 잡음의 제곱으로 인한 SNR(Signal to Noise Ratio) 손실로 충분한 성능 이득을 얻지 못한다. 또한 주파수 분할을 통하여 양방향 송수신되는 FDD 모드와 달리 TDD 모드에서는 상향링크 구간과 하향링크 구간이 시분할로 전송되기 때문에 TDD 모드에서 기존 미세 주파수 동기 알고리즘은 상향링크와 하향링크의 신호 전력의 차이로 인해 안정적인 동작을 수행할 수 없다. 따라서 본 논문에서는 기존 방식의 문제점을 분석하고, 이를 기반으로 3GPP LTE FDD 모드뿐 아니라, TDD 모드에서도 안정적인 동작이 가능한 주파수 동기 알고리즘을 제안하였다. 다양한 환경에서의 컴퓨터 모의실험을 통해 제안된 주파수 동기 알고리즘은 기존 방식들에 비해 우수한 성능을 보이며, 3GPP LTE FDD/TDD 듀얼 모드 하향 링크 수신기에서 안정적인 동작이 가능함을 입증하였다.

• Journal of the Optical Society of Korea
• /
• 제17권1호
• /
• pp.57-62
• /
• 2013

We have numerically implemented a receiver side all-optical signal processing method, i.e. optical backward propagation (OBP), by dispersion compensating fiber (DCF) and non-linear compensator (NLC) devised by effective negative Kerr non-linear coefficient using two highly non-linear fibers (HNLFs). The method is implemented for the post-processing of fiber transmission impairments, i.e. chromatic dispersion (CD) and non-linearities (NL). The OBP module is evaluated for dual-polarization (DP) m-ary (m=4,16,32,64,256) quadrature amplitude modulation (QAM) in 112 Gbit/s coherent transmission over 1200 km standard single mode fiber (SMF). We have also investigated an intensity limited optical backward propagation module (IL-OBP) by using a self-phase modulation-based optical limiter with an appropriate pre-chirping to compensate for the intensity fluctuations in the transmission link. Our results show that in highly non-linear sensitive 256QAM transmission, we have observed a 66% increase in the transmission distance by implementing IL-OBP as compared to conventional OBP.

• 한국전자파학회논문지
• /
• 제17권3호
• /
• pp.272-279
• /
• 2006

본 논문에서는 W-CDMA(Wide band Code Division Multiple Access) 시스템에서 채널 측정 및 프레임 동기 확인에 사용되는 파일럿 비트 패턴의 프레임 동기 단어(frame synchronization words) 성능을 분석한다. 또한 W-CDMA 시스템에서는 두 개의 수신 단말기를 갖지 않고도, 다른 주파수의 측정을 하기 위해 압축 모드(compressed mode)를 사용한다. 제안된 프레임 동기용 이원 부호의 우선 쌍 간의 보완 매핑(complementary mapping) 관계를 이용하면, 압축 모드에서도 프레임 동기 특성을 유지함을 컴퓨터 시뮬레이션을 통하여 확인한다. 검출 확률과 오 경보 확률을 갖는 수신기 동작 특성(ROC: Reciever Operating Characteristic) 곡선은 LLRT(Log Likely-hood Ratio Test), GLRT(Generalied Likeiyhood Ratio Test), 연판정(soft correlation test), 경 판정(hard correlarion test)과 같은 다양한 검출법(detection metrics)을 이용하여 레일레이 페이딩 채널에서 제안된 프레임 동기 단어의 성능 분석에 사용된다. 이 논문의 파일럿 비트 패턴의 성능에 대한 연구 결과는 3세대 W-CDMA 시스템에서 프레임 동기의 설계 및 구현에 유용한 참고 자료가 될 수 있을 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.147-155
• /
• 2002

This paper describes RF front-end transceiver chipset for the dual-mode operation of PCS-Korea and IMT-2000. The transceiver chipset has been implemented in a $0.25\mutextrm{m}$ single-poly five-metal CMOS technology. The receiver IC consists of a LNA and a down-mixer, and the transmitter IC integrates an up-mixer. Measurements show that the transceiver chipset covers the wide RF range from 1.8GHz for PCS-Korea to 2.1GHz for IMT-2000. The LNA has 2.8~3.1dB NF, 14~13dB gain and 5~4dBm IIP3. The down mixer has 15.5~16.0dB NF, 15~13dB power conversion gain and 2~0dBm IIP3. The up mixer has 0~2dB power conversion gain and 6~3dBm OIP3. With a single 3.0V power supply, the LNA, down-mixer, and up-mixer consume 6mA, 30mA, and 25mA, respectively.

• 한국콘텐츠학회논문지
• /
• 제6권3호
• /
• pp.38-45
• /
• 2006

본 논문은 LCD driver IC의 전송선 당 데이터 전송률을 2배로 하기 위한 이중 저전압 차동신호 전송 (DLVDS) 회로를 제안한다. 제안된 회로에서는 2-비트 데이터를 하나의 송신기에서 입력 받고, 2-비트 데이터를 듀얼레벨을 갖는 차동신호로 전송한다. 따라서 기존의 저전압 차동신호 전송기법(LVDS)의 특징을 유지하면서 2-비트 데이터를 2개의 전송선을 통하여 전송할 수 있다. 제안된 송신기는 전류원 피드백 회로를 이용하여 출력의 공통모드 바이어스 흔들림을 보상했다. 그리하여 기존의 회로의 입력 바이어스와 기준 바이어스 전압 차이로 출력의 공통모드 바이어스 흔들림이 발생하는 문제가 해결되었다. 수신기에서는 디코드 회로를 통해 원래의 2-비트 입력 데이터를 복원할 수 있다. 제안된 회로는 $0.25{\mu}m$ CMOS 공정으로 설계하였고, 시뮬레이션 결과 1-Gbps/2-line의 전송률을 갖고, 2.5V의 전원에서 35-mW의 전력소모를 나타냈다.

• ETRI Journal
• /
• 제38권5호
• /
• pp.981-987
• /
• 2016

We present a cost-effective dual polarization quadrature phase-shift coherent receiver module using a silica planar lightwave circuit (PLC) hybrid assembly. Two polarization beam splitters and two $90^{\circ}$ optical hybrids are monolithically integrated in one silica PLC chip with an index contrast of $2%-{\Delta}$. Two four-channel spot-size converter integrated waveguide-photodetector (PD) arrays are bonded on PD carriers for transverse-electric/transverse-magnetic polarization, and butt-coupled to a polished facet of the PLC using a simple chip-to-chip bonding method. Instead of a ceramic sub-mount, a low-cost printed circuit board is applied in the module. A stepped CuW block is used to dissipate the heat generated from trans-impedance amplifiers and to vertically align RF transmission lines. The fabricated coherent receiver shows a 3-dB bandwidth of 26 GHz and a common mode rejection ratio of 16 dB at 22 GHz for a local oscillator optical input. A bit error rate of $8.3{\times}10^{-11}$ is achieved at a 112-Gbps back-to-back transmission with off-line digital signal processing.

• 조명전기설비학회논문지
• /
• 제22권8호
• /
• pp.52-58
• /
• 2008

본 논문에서는 2.4[GHz]/5.8[GHz] 대역의 이중대역 스위치 설계에 대하여 논한다. 이 스위치는 TDD시스템에 적용 가능하며, 광대역 특성을 개선할 수 있는 새로운 구조를 제안하고 시뮬레이션을 통해 최적의 구조로 설계하였다. 2.4[GHz]/5.8[GHz] 이중대역 스위치는 현재 상용화되고 있는 802.11a/b/g 시스템에 응용할 수 있는 광대역, 고출력, 높은 격리도를 갖는 구조를 연구하였다. 스위치의 송신부는 2개의 FET를 스택 구조로 병렬 스위칭 소자로 동작하도록 설계하였다. 수신부는 기본적인 직/병렬 FET에 추가로 직렬 FET를 삽입한 비대칭 구조를 갖도록 수신부를 설계하였다. SPDT(Single Pole Double Throw) Tx/Rx FET 스위치는 하나의 입력에 2개의 출력으로 스위칭할 수 있는 장치이다. 이 제작된 스위치는 삽입손실 특성은 DC$\sim$6[GHz]까지 3[dB]보다 낮으며 수신경로의 격리도는 -30[dB]이하의 특성을 가지고 있다.

• ETRI Journal
• /
• 제27권1호
• /
• pp.81-88
• /
• 2005

In this paper, interface circuits that are suitable for point-to-point interconnection with an over 1 Gbps data rate per pin are proposed. To achieve a successful data transfer rate of multi-gigabits per-second between two chips with a point-to-point interconnection, the input receiver uses an on-chip parallel terminator of the pass gate style, while the output driver uses the pullup and pulldown transistors of the diode-connected style. In addition, the novel dynamic voltage level converter (DVLC) has solved such problems as the access time increase and valid data window reduction. These schemes were adopted on a 64 Mb DDR SRAM with a 1.5 Gbps data rate per pin and fabricated using a 0.10 ${\mu}m$ dual gate oxide CMOS technology.

• 천문학회보
• /
• 제42권2호
• /
• pp.59.2-59.2
• /
• 2017

The Submillimeter Array (SMA) has provided forefront capabilities for high spatial and spectral resolution observations at submillimeter wavelengths from its excellent site on Mauna Kea, Hawaii since 2004. The SMA has continuously enhanced its capability. It is now equipped with two receivers in the 1.3 mm band (Rx230/Rx240) and two in the 0.85 mm band (Rx345/Rx400). The total bandwidth available is 8+8 GHz (per receiver) in the dual band or polarization mode. To maintain a leading role in the ALMA era, the SMA project is now upgrading its receivers, IF signal transport and correlator system. The new wideband SMA - the wSMA - will provide the instantaneous coverage of 56 GHz. In this presentation, I will introduce the latest status of the SMA, upgrade plan to the w-SMA, the possible science cases with the w-SMA, and the roles of the w-SMA in the ALMA era.

• 한국전자파학회논문지
• /
• 제17권12호
• /
• pp.1224-1230
• /
• 2006

본 논문에서는 제한된 피드백 정보를 사용하는 공간 다중화 시스템을 위한 preceding 기법을 제안하였다. 제안하는 precoding 기법은 unitary 행렬로 구성된 precoder 코드북내에서 preceding 행렬의 선택 정보를 송신단에 전달하는 장구간 피드백과 선택된 unitary 행렬의 열 벡터 중 전송체 사용될 열 벡터 정보를 송신단에 전달하는 단구간 피드백을 이용한다. 또한, zero-forcing 수신기를 사용하는 $2{\times}2$ MIMO 시스템에 대해 평균 throughput을 최대화하는 precoder 코드북을 디자인하였다. 모의 실험 결과에 따르면 제안된 기법은 몇 비트의 장구간 피드백 정보를 추가함으로써 평균 SNR이 20 dB인 환경에서 멀티모드 안테나 선택 기술이나 멀티모드 기저 선택 기술에 비해 throughput 성능이 각각 11.2 %, 5.1 % 증가한다.