• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권3호
• /
• pp.189-198
• /
• 2006

A new analytical model has been proposed for predicting the sheet carrier density of Metal insulator Semiconductor High Electron Mobility Transistor (MISHEMT). The model takes into account the non-linear relationship between sheet carrier density and quasi Fermi energy level to consider the quantum effects and to validate it from subthreshold region to high conduction region. Then model has been formulated in such a way that it is applicable to MESFET/HEMT/MISFET with few adjustable parameters. The model can also be used to evaluate the characteristics for different gate insulator geometries like T-gate etc. The model has been extended to forecast the drain current, conductance and high frequency performance. The results so obtained from the analysis show excellent agreement with previous models and simulated results that proves the validity of our model.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.60-66
• /
• 1998

Hot carrier 현상으로 인한 0.8㎛ RF NMOSFET의 성능저하 현상을 일반적인 소자 열화 메커니즘을 이용하여 분석하였다. 게이트 finger가 하나인 기존의 소자 열화 모델을 게이트가 multi finger인 RF NMOSFET에 적용할 수 있었다. Hot carrier 스트레스 후의 차단 주파수와 최대 주파수 감소 현상은 transconductance 감소와 출력 드레인 전도도의 증가로 해석할 수 있었다. Hot carrier로 인한 DC 특성 열화와 RF 특성 열화의 상관관계를 구하였으며 이를 이용하여 DC 특성 열화를 측정하므로 RF 특성 열화를 예측할 수 있게 되었다.

• Transactions on Electrical and Electronic Materials
• /
• 제7권2호
• /
• pp.53-57
• /
• 2006

In this paper, a Symmetric Dual-gate Single-Si TFT, which includes three split floating n+ zones, is simulated. This structure drastically reduces the kink-effect and improves the on-current. This is due to the separated floating n+ zones, the transistor channel region is split into four zones with different lengths defined by a floating n+ region. This structure allows effective reduction in the kink-effect, depending on thy length of the two sub-channels. The on-current of the proposed dual-gate structure is 0.9 mA, while that of the conventional dual-gate structure is 0.5 mA, at both 12 V drain and 7 V gate voltages. This result shows an 80% enhancement in on-current. In addition, the reduction of electric field in the channel region compared to a conventional single-gate TFT and the reduction of the output conductance in the saturation region, is observed. In addition, the reduction in hole concentration, in the channel region, in order for effectively reducing the kink-effect, is also confirmed.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.1-8
• /
• 2004

본 연구에서는 소오스와 드레인 근처에 포켓형상으로 이온이 주입되어 halo구조를 갖고 있는 MOSFET 소자의 1/f 잡음 특성에 대하여 고찰하였다. 채널 방향으로 전도도가 균일하지 않은 MOSFET 소자가 선형영역에서 동작할 때, 영역구분 근사기법(regional approach)을 근간으로 논의된 기존의 1/f 잡음모델을 영역별로 서로 다른 전기적 성질이 정의될 수 있는 halo MOSFET 소자에 적용하여 그 타당성을 조사하였다. 잡음모델의 검증을 위하여 기존의 모델에서와 같이 영역구분 근사를 사용하여 보다 넓은 동작범위에서 적용될 수 있도록 기존의 모델식을 개선하였다. 개선된 잡음식은 선형영역에서 기존에 보고된 잡음식에 수렴한다. 실험적으로 측정된 1/f 잡음 특성과의 비교에서 영역구분 근사기법으로 정리된 잡음식은 게이트 전압이 비교적 큰 경우에 한해서 적용될 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제47권10호
• /
• pp.14-22
• /
• 2010

기존의 n-type metal-oxide-semiconductor field effect transistor(NMOSFET)은 $n^+/p^{(+)}/n^+$ type의 이온 주입을 통하여 소스/채널/드레인 영역을 형성하게 된다. 30 nm 이하의 채널 길이를 갖는 초미세 소자를 제작함에 있어서 설계한 유효 채널 길이를 정확하게 얻기 위해서는 주입된 이온들을 완전히 activation하여 전류 수준을 향상시키면서도 diffusion을 최소화하기 위해 낮은 thermal budget을 갖도록 공정을 설계해야 한다. 실제 공정에서의 process margin을 완화할 수 있도록 오히려 p-type 채널을 형성하져 않으면서도 기존의 NMOSFET의 동작을 온전히 구현할 수 있는 junctionless(JL) MOSFET이 연구중이다. 본 논문에서는 3차원 소자 시뮬레이션을 통하여 silicon nanowire(SNW) 구조에 접목시킨 JL MOSFET을 최적 설계하고 그러한 조건의 소자에 대하여 conductance, maximum oscillation frequency($f_{max}$), current gain cut-off frequency($f_T$) 등의 기본적인 고주파 특성을 분석한다. 채널 길이는 30 nm이며 설계 변수는 채널 도핑 농도와 채널 SNW의 반지름이다. 최적 설계된 JL SNW NMOSFET에 대하여 동작 조건($V_{GS}$ = $V_{DS}$ = 1.0 V)에서 각각 367.5 GHz, 602.5 GHz의 $f_T$, $f_{max}$를 얻을 수 있었다.

• 한국산학기술학회논문지
• /
• 제10권12호
• /
• pp.3626-3631
• /
• 2009

본 논문에서는 아날로그 회로에 사용되는 NMOSFET에 대한 Hot-Carrier 열화특성을 조사하였다. 여러 값을 갖는 게이트 전압으로 스트레스를 인가한 후, 소자의 파라미터 열화를 포화 영역에서 측정하였다. 스트레스 게이트 전압의 범위에 따라 계면 상태(interface state) 뿐 아니라 전자와 정공의 포획이 드레인 근처 게이트 산화막에서 확인되었다. 그리고 특히 낮은 게이트 전압의 포화영역에서는 정공의 포획이 많이 발생하였다. 이러한 전하들의 포획은 전달 컨덕턴스 ($g_m$) 및 출력 컨덕턴스 ($g_{ds}$)의 열화의 원인이 된다. 아날로그 동작 범위의 소자에서 파라미터 열화는 소자의 채널 길이에 매우 민감하게 반응한다. 채널길이가 짧을수록 정공 포획이 채널 전도도에 미치는 영향이 증가하게 되어 열화가 증가되었다. 이와 같이 아날로그 동작 조건 및 아날로그 소자의 구조에 따라 $g_m$ 및 $g_{ds}$의 변화가 발생하므로 원하는 전압 이득($A_V=g_m/g_{ds}$)을 얻기 위해서는 회로 설계시 이러한 요소들에 대한 고려가 필요하다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.153-153
• /
• 2009

We investigated the dependence of the memory margin of the Cap-less memory cell on the strain of top silicon channel layer and also compared kink effect of strained Cap-less memory cell with the conventional Cap-less memory cell. For comparison of the characteristic of the memory margin of Cap-less memory cell on the strain channel layer, Cap-less transistors were fabricated on fully depleted strained silicon-on-insulator of 0.73-% tensile strain and conventional silicon-on-insulator substrate. The thickness of channel layer was fabricated as 40 nm to obtain optimal memory margin. We obtained the enhancement of 2.12 times in the memory margin of Cap-less memory cell on strained-silicon-on-insulator substrate, compared with a conventional SOI substrate. In particular, much higher D1 current of Cap-less memory cell was observed, resulted from a higher drain conductance of 2.65 times at the kink region, induced by the 1.7 times higher electron mobility in the strain channel than the conventional Cap-less memory cell at the effective field of 0.3MV/cm. Enhancement of memory margin supports the strained Cap-less memory cell can be promising substrate structures to improve the characteristics of Cap-less memory cell.

• 센서학회지
• /
• 제29권4호
• /
• pp.266-269
• /
• 2020

In this study, we investigated the effect of a sulfur passivation (S-passivation) process step on the electrical properties of surface-channel In_0.7Ga_0.3As quantum-well (QW) metal-oxide-semiconductor field-effect transistors (MOSFETs) with S/D regrowth contacts. We fabricated long-channel In_0.7Ga_0.3As QW MOSFETs with and without (NH₄)₂S treatment and then deposited 1/4 nm of Al₂O₃/HfO₂ through atomic layer deposition. The devices with S-passivation exhibited lower values of subthreshold swing (74 mV/decade) and drain-induced barrier lowering (19 mV/V) than the devices without S-passivation. A conductance method was applied, and a low value of interface trap density D_it (2.83×10¹² cm^-2eV^-1) was obtained for the devices with S-passivation. Based on these results, interface traps between InGaAs and high-κ are other defect sources that need to be considered in future studies to improve III-V microsensor sensing platforms.

• 한국전기전자재료학회논문지
• /
• 제35권1호
• /
• pp.86-92
• /
• 2022

Despite otherwise advantageous properties, the performance and reliability of devices manufactured in β-Ga₂O₃ on semi-insulating Ga₂O₃ substrates may degrade because of poorly mitigated self-heating, which results from the low thermal conductivity of Ga₂O₃ substrates. In this work, we investigate and compare self-heating and device performance of β-Ga₂O₃ MESFETs on substrates of semi-insulating Ga₂O₃ and 4H-SiC. Electron mobility in β-Ga₂O₃ is negatively affected by increasing lattice temperature, which consequently also negatively influences device conductance. The superior thermal conductivity of 4H-SiC substrates resulted in reduced β-Ga₂O₃ lattice temperatures and, thus, mitigates MESFET drain current degradation. This, in turn, allows practically reduced device dimensions without deteriorating the performance and improved device reliability.

• 전기전자학회논문지
• /
• 제11권4호
• /
• pp.272-278
• /
• 2007

본 논문에서는 최근 고출력 및 고온 분야의 반도체 분야에 널리 이용되고 있는 AlGaN/GaN 고 전자 이동도 트랜지스터 (High Electron Mobility Transistor, HEMT) 에 대해 DC (direct current) 특성과 열 특성을 기판을 달리하며 시뮬레이션을 수행하였다. 일반적으로 HEMT 소자의 전자 이동도 및 열전도 특성은 기판의 영향이 그 특성을 크게 좌우한다. 이러한 문제점으로 인해 GaN 기반의 HEMT 소자의 기판에 대한 연구가 활발히 진행되고 있다. 따라서, 일반적인 Drift-Diffusion 모델과 열 모델을 이용하여 Si, sapphire, SiC (silicon carbide)으로 각각 기판을 변화시키며 시뮬레이션을 하였다. 열 모델 시뮬레이션은 온도를 각각 300, 400, 500K로 변화시키며 그 결과를 비교, 해석 하였다. 전류-전압 (I-V) 특성을 T= 300 K, $V_{GS}$=1 V의 조건에서 시뮬레이션 한 결과, 드레인 포화전류 ($I_{D,max}$)의 값과 sapphire 기판은 189 mA/mm, SiC 기판은 293 mA/mm, Si 기판은 258 mA/mm 를 나타내었다. 또한 T= 500 K에서 최대 전달컨덕턴스($G_{m,max}$)는 각각 38, 50, 31 mS/mm 를 나타내었다.