• Journal of Electrical Engineering and Technology
• /
• 제6권3호
• /
• pp.375-383
• /
• 2011

This paper describes a real-time hardware simulator for a grid-tied Permanent Magnet Synchronous Generator (PMSG) wind power system, which consists of an anemometer, a data logger, a motor-generator set with vector drive, and a back-to-back power converter with a digital signal processor (DSP) controller. The anemometer measures real wind speed, and the data is sent to the data logger to calculate the turbine torque. The calculated torque is sent to the vector drive for the induction motor after it is scaled down to the rated simulator power. The motor generates the mechanical power for the PMSG, and the generated electrical power is connected to the grid through a back-to-back converter. The generator-side converter in a back-to-back converter operates in current control mode to track the maximum power point at the given wind speed. The grid-side converter operates to control the direct current link voltage and to correct the power factor. The developed simulator can be used to analyze various mechanical and electrical characteristics of a grid-tied PMSG wind power system. It can also be utilized to educate students or engineers on the operation of grid-tied PMSG wind power system.

• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.532-539
• /
• 2007

신재생 에너지 자원의 하나로 각광받고 있는 태양광발전시스템은 분산형 발전시스템으로서 설치 이후의 효율적인 시스템 관리와 운영이 중요한 문제로 대두되고 있다. 이러한 문제점을 해결할 수 있는 방법 중 하나는 원격 모니터링 및 제어 시스템을 적용하는 것이다. 본 논문에서는 태양광 발전 시스템의 효율적인 관리와 운용을 위한 LabVIEW 기반의 모니터링 및 제어시스템을 제안한다. 모니터링부와 태양광 인버터의 DSP(Digital Signal Processor) 제어기간의 인터페이스에 대하여 자세히 설명하고, 계통연계형 태양광발전시스템에 적용하여 제안된 시스템의 타당성을 검증한다.

• 한국항공우주학회지
• /
• 제47권1호
• /
• pp.75-80
• /
• 2019

최근 항공우주 및 방위산업 분야에서 다양한 임베디드 시스템들의 소형화 및 저가화 개발이 많이 요구되고 있다. 본 논문에서는 고속 DSP를 이용하여 임베디드 시스템을 개발한다. 또한 비행 조종과 같은 고정밀 알고리즘의 연산시간을 줄이기 위해 행렬 곱을 위한 두 가지 알고리즘을 제안하고 구현한다. 개발한 임베디드 시스템을 이용하여 성능을 검증한 결과, $2{\times}2$ 단위 계산방법을 이용한 기존 방법과 성능을 비교했을 때 첫 번째 제안방법은 행렬의 사이즈가 작을 때 성능이 개선된다. 두 번째 제안방법은 $2{\times}2$ 단위 계산방법보다 전체적으로 성능이 우세하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.411-414
• /
• 2009

화재로 인해 많은 물적 인적 피해가 발생한다. 본 연구에서는 영상처리기법과 고속의 DSP 프로세서 기술 그리고 IT 기술을 활용하여 발화 초기에 화재를 인식하고 경보를 발생하여 화재에 조기 대응하는 화재 검출 알고리즘을 실장한 지능형 화재검출 시스템을 제안한다. 제안하는 지능형 시스템의 화재 검출 알고리즘은 화염검출과 연기검출 알고리즘으로 구성되어진다. 화염 또는 연기만 발생하는 경우에는, 각각의 경보를 관리용 컴퓨터에 전송한다. 화염과 연기가 동시에 발생하면 화재경보를 발생하도록 하였다. 다양한 환경에서의 실제 실험을 통해 오작동 없이 잘 동작하는 것을 확인할 수 있었다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1994년도 제11회 음성통신 및 신호처리 워크샵 논문집 (SCAS 11권 1호)
• /
• pp.61-64
• /
• 1994

디지털 신호를 처리하기 위해 특별히 제작된 ADSP-2105는 빠른 Fied-point 연산과 Harvard-architecture로 구조화됐기 때문에 빠른 수행연산을 할 수 가 있다. 본 논문은 이 DSP 프로세서를 이용해 음성신호의 실시간 FFT 분석에 관한 방법을 소개한다. 실시간 FFT 분석기로서의 DSP 보드는 크게 음성신호를 받는 입력부분과 FFT를 계산하는 FFT 부분으로 나뉘어지는데, 입력부분은 AD1849로 8KHz로 데이터를 샘플링해 받게 되었고, FFT 부분은 실제로 DSP가 FFT를 수행하는 부분으로 되어있다. 실시간 처리를 구현하기 위해 입력 부분은 두 개의 뱅크로 만들어 한 뱅크에서 음성신호를 받아들이는 동안에 다른 뱅크에서는 FFT를 계산하도록 되어있어서 DSP 보드는 항시 음성신호를 샘플링 할 수 있는 상태를 유지할 수 있다. 그리고 FFT 처리부는 빠른 처리로 음성신호를 샘츨링할 뱅크가 채워지기 전에 실행되게 프로그램되어 있어 실제적으로 모든 음성데이타를 FFT 하게 되어있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 D
• /
• pp.2882-2884
• /
• 2005

본 논문에서는 인터넷을 통한 멀티미디어 스트리밍 서비스 환경에서 다양한 표준으로 압축된 컨텐츠의 디코딩을 지원하기 위하여 general purpose DSP (Digital Signal Processor) 기반의 멀티미디어 서비스 플랫폼을 구현하였다. 다양한 표준 방식으로 압축된 멀티미디어 컨텐츠를 재생하기 위하여 Host 프로세서와 DSP 구조의 하드웨어를 설계하고, 멀티미디어 코덱을 DSP에 다운로드하는 소프트웨어적인 기법을 적용하였다. 설계한 플랫폼의 동작을 검증하기 위하여 리눅스 기반에서 DSP를 제어하는 네트워크 클라이언트 소프트웨어를 구현하고, Tl의 TMS 320C6416을 대상으로 구현한 MPEG-2 비디오와 AC-3 오디오 코덱을 적용하여 스트리밍 환경에서 멀티미디어 데이터가 원활하게 재생되는 것을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.246-251
• /
• 2006

In this paper, we introduce an implementation method of the CBS (Cycle Base Simulator), which describes the operation of a DSP (Digital Signal Processor) at a pipeline cycle level. The CBS is coded with C++, and is verified by comparing the results from the CBS and HDL simulation of the DSP with the various test vectors and application programs. The CBS shows the data about the internal registers, status flags, data bus, address bus, input and output pin of the DSP, and also the control signals at each pipeline cycle. The developed CBS can be used in evaluating the performance of the target DSP before the RTL(Register Transfer Level) coding as well as a reference for the RTL level design.

• 융합신호처리학회논문지
• /
• 제10권4호
• /
• pp.289-293
• /
• 2009

This study proposes a novel double-base log encoder (DBLE) for flash Analog-to-Digital converters (ADCs). Analog inputs of flash ADCs are represented in logarithmic number systems with bases of 2 and 3 at the outputs of DBLE. A look up table stores the sets of exponents of base 2 and 3 values. This algorithm improves the performance of a DSP (Digital Signal Processor) system that takes outputs of a flash ADC, since the double-base log number representation does multiplication operation easily within negligible error range in ADC. We have designed and implemented 6 bits DBLE implemented with ROM (Read-Only Memory) architecture in a $0.18\;{\mu}m$ CMOS technology. The power consumption and speed of DBLE are better than the FAT tree and binary ROM encoders at the cost of more chip area. The DBLE can be implemented into SoC architecture with DSP to improve the processing speed.

• 한국음향학회지
• /
• 제21권7호
• /
• pp.606-613
• /
• 2002

본 논문에서는 수중에서 송신 빔 형성기를 이용한 고속 데이터 전송 기법을 연구하였다. 또한 범용 디지털 신호처리 프로세서와 다수의 디지탈-아날로그 변환기를 이용한 시험용 송신단을 설계 및 구현하였으며, 구현된 시스템을 이용하여 수조에서 실험을 수행하여 그 성능을 분석하였다. 이때 실험 과정을 단순화하기 위하여 채널 코딩 및 등화기 (equalizer) 등과 같은 과정은 생략하였고, 간장 간단한 디지털 통신 변조 기법인 OOK(On-Off keying) 기법을 사용하였다. 실험 결과 5개의 하이드로폰 송신 어레이를 사용한 경우에 1개만 사용했을 때보다 오차율 10/sup -2/을 기준으로 전송 속도가 약 3배 향상되었으며, 실험에 사용된 수조에서 음성 신호 전송을 위해 400 bps 정도까지 가능함을 확인하였다.

• 대한음성학회지:말소리
• /
• 제65호
• /
• pp.143-152
• /
• 2008

This paper focuses on the real time implementation of an adaptive multi-rate (AMR) speech codec, that is a standard speech codec of IMT-2000, using the TMS320VC5510. The series of TMS320VC55x is a 16-bit fixed-point digital signal processor (DSP) having low power consumption for the use of mobile communications by Texas Instruments (TI) corporation. After we analyze the AMR algorithm and source code as well as the structure and I/O of 7MS320VC55x, we carry out optimizing the programs for real time implementation. The implemented AMR speech codec uses 55.2 kbyte for the program memory and 98.3 kbyte for the data memory, and it requires 709,878 clocks, i.e. about 3.5 ms, for processing a frame of 20 ms speech signal.