• Journal of Biosystems Engineering
• /
• 제20권3호
• /
• pp.226-235
• /
• 1995

과수원 방제 작업 시 인체에 해로운 농약으로부터 운전자를 보호하고 노동력 및 농약의 절감, 환경오염의 방지 등의 효과를 꾀하기 위하여 무선 전파 리모콘을 이용한 무인 스피드 스프레이어의 원격제어 시스템을 개발함과 동시에 유도케이블식 주행유도 장치에 의한 자율주행 무인스피드 스프레이어를 개발하였다. 무인 스피드 스프레이어는 원격조종 시스템, 유도케이블 시스템, 장해물 검출장치, 제어 액튜에이터 등으로 구성되어 있고 원격조종 및 자율주행이 가능한 시스템이다. 무인화 한 스피드 스프레이어의 특징은 다음과 같다. 1) 무선 전파 리모콘과 유도 케이블에 의한 주행 유도장치를 개발하여 스피드 스프레이어에 장착한 결과 리모콘 조작방식과 주행 유도방식 모두 가능하였다. 2) 원격 조종은 주행 (전진, 후진), 조향, 3방향의 노즐 및 팬, 분무기, 주행정지 등 16종류의 조작이 가능하다. 3) 농업용 리모콘으로는 FSK방식보다 전송에러가 적은 DTMF방식이 우수하였으며, 농업용 특정 소전력 무선국이 필요하다고 생각된다. 4) 5개의 저임피던스 검출코일과 윈도우 컴퍼레이터 회로로 구성된 디지털식 케이블 유도 시스템은 2개의 검출코일에 유기 된 상대적 전압치로서 궤도를 수정하는 아날로그 검출방식보다 주행 성능이 우수하였다.

• Journal of information and communication convergence engineering
• /
• 제10권1호
• /
• pp.85-90
• /
• 2012

A 40-MS/sec 10-bit pipelined analog to digital converter (ADC) with a 1.2 Vpp differential input signal is proposed. The implemented pipelined ADC consists of eight stages of 1.5 bit/stage, one stage of 2 bit/stage, a digital error correction block, band-gap reference circuit & reference driver, and clock generator. The 1.5 bit/stage consists of a sub-ADC, digital to analog (DAC), and gain stage, and the 2.0 bit/stage consists of only a 2-bit sub-ADC. A bootstrapped switch with a constant resistance is proposed to improve the linearity of the input switch. It reduces the maximum VGS variation of the conventional bootstrapped switch by 67%. The proposed bootstrapped switch is used in the first 1.5 bit/stage instead of a sample-hold amplifier (SHA). This results in the reduction of the hardware and power consumption. It also increases the input bandwidth and dynamic performance. A reference voltage for the ADC is driven by using an on-chip reference driver without an external reference. A digital error correction with a redundancy is also used to compensate for analog noise such as an input offset voltage of a comparator and a gain error of a gain stage. The proposed pipelined ADC is implemented by using a 0.18-${\mu}m$ 1- poly 5-metal CMOS process with a 1.8 V supply. The total area including a power decoupling capacitor and the power consumption are 0.95 $mm^2$ and 51.5 mW, respectively. The signal-to-noise and distortion ratio (SNDR) is 56.15 dB at the Nyquist frequency, resulting in an effective number of bits (ENOB) of 9.03 bits.

• 한국항행학회논문지
• /
• 제21권6호
• /
• pp.651-658
• /
• 2017

방사선이 존재하는 환경에서 무색, 무미, 무촉의 방사선을 검출하기 위한 계측장비는 매우 중요하며 그동안 방사선 계측장비의 개발에 대한 많은 연구들이 있었다. 특히 방사선을 검출한 이후 측정된 검출신호를 손실 없이 효율적으로 처리하기 위해 검출된 미세전류를 전압형태로 정형하고, 이를 정확하게 판독하는 신호처리 부분은 매우 중요하다. 검출된 방사선 신호파형을 판독할 때, 지금까지는 신호의 전압파형을 짧은 시간 동안 일정한 값으로 유지시켜 파형의 크기를 판독한 후, 그 전기적인 값을 방전하고 다음 파형에 대비하는 피크홀드방식을 사용하였다. 이 연구에서는 방사선 검출기에서 측정된 검출신호 전압파형의 판독을 피크홀드방식이 아닌, 전압신호의 파고 정점에 이르는 시간을 포착하여 그 값을 직접 판독하는 방식을 제안한다. 이 방식에 의하면 전압 파고를 일정한 시간동안 유지하거나, 유지된 전압 파고를 초기상태로 만드는 복잡한 과정을 거치지 않고 검출된 방사선 신호를 정확하게 판독할 수 있다는 장점을 가지며, 실제 시뮬레이션을 통하여 이를 검증하였다.

• Journal of Electrical Engineering and information Science
• /
• 제3권2호
• /
• pp.239-244
• /
• 1998

Piezoelectric pressure sensors and pyroelectric infrared detectors based on ZnO thin film have been integrated with GaAs metal-semiconductor field effect transistor (MESFET) amplifiers. Surface micromachining techniques have been applied in a GaAs MESFET process to form both microsensors and electronic circuits. The on-chip integration of microsensors such as pressure sensors and infrared detectors with GaAs integrated circuits is attractive because of the higher operating temperature up to 200 oC for GaAs devices compared to 125 oC for silicon devices and radiation hardness for infrared imaging applications. The microsensors incorporate a 1${\mu}$m-thick sputtered ZnO capacitor supported by a 2${\mu}$m-thick aluminum membrane formed on a semi-insulating GaAs substrate. The piezoelectric pressure sensor of an area 80${\times}$80 ${\mu}$m2 designed for use as a miniature microphone exhibits 2.99${\mu}$V/${\mu}$ bar sensitivity at 400Hz. The voltage responsivity and the detectivity of a single infrared detector of an area 80${\times}$80 $\mu\textrm{m}$2 is 700 V/W and 6${\times}$108cm$.$ Hz/W at 10Hz respectively, and the time constant of the sensor with the amplifying circuit is 53 ms. Circuits using 4${\mu}$m-gate GaAs MESFETs are fabricated in planar, direct ion-implanted process. The measured transconductance of a 4${\mu}$m-gate GaAs MESFET is 25.6 mS/mm and 12.4 mS/mm at 27 oC and 200oC, respectively. A differential amplifier whose voltage gain in 33.7 dB using 4${\mu}$m gate GaAs MESFETs is fabricated for high selectivity to the physical variable being sensed.

• 전자공학회논문지C
• /
• 제36C권6호
• /
• pp.18-26
• /
• 1999

본 논문에서는 무선 LAN 표준안 IEEE 802.11의 직접대역확산(Direct Sequence Spread Spectrum) 물리계층을 지원하는 기저대역 모뎀 ASIC 칩의 아키텍쳐와 설계에 대해 기술한다. 구현된 모뎀 칩은 크게 송신부와 수신부로 구성되어 있으며, CRC 부호화/복호화기, 차동 부호화/복호화기, 주파수 옵셋 보상기(frequency offset compensator) 및 타이밍 복구 회로를 포함한다. 구현된 모뎀 칩은 4, 2 및 1Mbps의 다양한 데이타 전송률을 지원하고, DBPSK와 DQPSK의 변조방식을 사용한다. 구현한 모뎀 아키텍쳐는 $SAMSUNG^{TM}$ $0.6{\mu}m$ 게이트 어레이 라이브러리(gate array library)를 사용하여 논리합성을 수행하였으며, 칩의 전체 게이트 수는 53,355개이다. 칩의 동작 주파수는 44MHz이며, 칩의 패키지는 100-pin QFP이고, 전력소모는 44MHz에서 1.2watt이다. 구현된 모뎀 아키텍쳐는 상용화된 HSP3824 칩 보다 우수한 BER성능을 나타낸다.

• 전기전자학회논문지
• /
• 제11권1호통권20호
• /
• pp.69-76
• /
• 2007

본 논문에서는 CMOS 공정기반의 BiCMOS LVDS 구동기를 설계하여 고속 I/O 인터페이스에 적용하고자 한다. 칩 면적을 줄이고 LVDS 구동기의 감내성을 향상시키기 위해 lateral 바이폴라 트랜지스터를 설계하여 LVDS 구동기의 바이폴라 스위칭으로 대체하였다. 설계된 바이폴라 트랜지스터는 20가량의 전류이득을 지니며, 설계된 LVDS 드라이버 셀 면적은 $0.01mm^2$로 설계되었다. 설계된 LVDS 드라이버는 1.8V의 전원 전압에서 최대 2.8Gb/s의 데이터 전송속도를 가진다. 추가적으로 ESD 현상을 보호하기 위해 새로운 구조의 ESD 보호 소자를 설계하였다. 이는 SCR구조에서 PMOS, NMOS의 턴-온 특성을 이용 낮은 트리거링 전압과 래치 업 현상을 최소화 시킬 수 있다. 시뮬레이션 결과 2.2V의 트리거링 전압과 1.1V의 홀딩 전압을 확인할 수 있었다.

• 한국환경보건학회:학술대회논문집
• /
• 한국환경보건학회 2003년도 Challenges and Achievements in Environmental Health
• /
• pp.177-180
• /
• 2003

A glassy carbon electrode(GCE) modified with nafion-DTPA-glycerol was used for the highly selective and sensitive determination of a trace amount of Cu$\^$2+/. Various experimental parameters, which influenced the response of nafion-DTPA-glycerol modified electrode to Cu$\^$2+/, were optimized. The copper(II) was accumulated on the electrode surface by the formation of the complex in an open circuit, and the resulting surface was characterized by medium exchange, electrochemical reduction, and differential pulse voltammetry, A linear range was obtained in the concentration range 1.0${\times}$10$\^$-8/M∼1.0${\times}$10$\^$-6/M Cu(II) with 7 min preconcentration. Further, when an approximate amount of lead(II) is added to the test solution, nafion-DTPA-glycerol modified glassy carbon electrode has a dynamic range of 2 orders magnitude(1.0${\times}$10$\^$-9/M∼1.0${\times}$10$\^$-7/M). The detection limit(3 $\sigma$) was as low as 5.0${\times}$10$\^$-6/M(0.032ppb). The interferences from other metal ions could be reduced by adding KCN into the sample solutions. This method was applied to the determination of coppe,(II) in certified reference material(3.23${\times}$10$\^$-7/M, 21ppb), sea water(9.50${\times}$10/sup-7/M, 60ppb). The result agrees satisfactorily with the value measured by Korea Research Institute of Standard and Science.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.16-23
• /
• 2009

본 논문에서는 낮은 전압 이득 특성을 갖는 증폭기를 이용한 12비트 10MS/s 파이프라인 ADC를 제안한다. 증폭기의 낮은 전압 이득 특성에 의한 MDAC의 잔류 전압 이득 오차를 보상하기 위해 기준 전압 스케일링 기법을 적용한 파이프라인 ADC 구조를 제안하였다. 증폭기 오프셋에 의한 제안하는 ADC의 성능 저하를 개선하기 위해 첫 단 MDAC에 오프셋 조정이 가능한 증폭기를 사용하였으며, 낮은 증폭기 전압 이득으로 인해 발생하는 메모리 효과를 최소화하기 위해 추가적인 리셋 스위치를 MDAC에 적용하였다. 한편, 45dB 수준의 낮은 전압 이득을 갖는 증폭기를 기반으로 구성된 시제품 ADC는 $0.35{\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.7LSB 및 3.1LSB 수준을 보인다. 또한 2.4V의 전원 전압과 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 62dB와 72dB이며, 19mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.15-20
• /
• 2012

본 논문에서는 $0.13{\mu}m$ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 5-Gb/s 광 수신기를 구현하였다. 전치증폭기인 TIA 내에는 낮은 전원전압에서도 동작이 가능한 개선된 RGC 입력구조를 사용하였고, 리미팅 증폭기 내에서는 interleaving 능동피드백 기법 및 소스 디제너레이션 기법을 활용하였다. 이로써, 제안한 광 수신기의 칩 측정결과, $72dB{\Omega}$ 트랜스임피던스 이득, 4.7GHz 대역폭, 및 400mVpp 차동 출력전압 스윙레벨을 얻었다. 또한, 단일 1.2V 전원전압에서 66mW의 낮은 전력을 소모하며, 칩 면적은 $1.6{\times}0.8mm^2$ 이다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.53-60
• /
• 2005

최근 낮은 기가비트급 광통신 집적회로의 구현에 sub-micron CMOS 공정이 적용되고 있다. 본 논문에서는 표준 0.35mm CMOS 공정을 이용하여 4채널 3.125Gb/s 차동 전치증폭기 어레이를 구현하였다. 설계한 각 채널의 전치증폭기는 차동구조로 regulated cascode (RGC) 설계 기법을 이용하였고, 액티브 인덕터를 이용한 인덕티브 피킹 기술을 이용하여 대역폭 확장을 하였다 Post-layout 시뮬레이션 결과, 각 채널 당 59.3dBW의 트랜스임피던스 이득, 0.5pF 기생 포토다이오드 캐패시턴스에 대해 2.450Hz의 -3dB 대역폭, 그리고 18.4pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도를 보였다. 전치증폭기 어레이의 공급전원은 단일전압 3.3V 이고, 전력소모는 92mw이다. 이는 4채널 RGC 전치증폭기 어레이가 저전력, 초고속 광인터컨넥트 분야에 적합함을 보여준다.