Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A 12b 10MS/s CMOS Pipelined ADC Using a Reference Scaling Technique

기준 전압 스케일링을 이용한 12비트 10MS/s CMOS 파이프라인 ADC

  • Ahn, Gil-Cho (Dept. of Electronic Engineering, Sogang University)
  • Published : 2009.11.25
Download PDF
⟨ Previous Next ⟩

Abstract

A 12b 10MS/s pipelined ADC with low DC gain amplifiers is presented. The pipelined ADC using a reference scaling technique is proposed to compensate the gain error in MDACs due to a low DC gain amplifier. To minimize the performance degradation of the ADC due to amplifier offset, the proposed offset trimming circuit is employed m the first-stage MDAC amplifier. Additional reset switches are used in all MDACs to reduce the memory effect caused by the low DC gain amplifier. The measured differential and integral non-linearities of the prototype ADC with 45dB DC gain amplifiers are less than 0.7LSB and 3.1LSB, respectively. The prototype ADC is fabricated in a $0.35{\mu}m$ CMOS process and achieves 62dB SNDR and 72dB SFDR with 2.4V supply and 10MHz sampling frequency while consuming 19mW power.

본 논문에서는 낮은 전압 이득 특성을 갖는 증폭기를 이용한 12비트 10MS/s 파이프라인 ADC를 제안한다. 증폭기의 낮은 전압 이득 특성에 의한 MDAC의 잔류 전압 이득 오차를 보상하기 위해 기준 전압 스케일링 기법을 적용한 파이프라인 ADC 구조를 제안하였다. 증폭기 오프셋에 의한 제안하는 ADC의 성능 저하를 개선하기 위해 첫 단 MDAC에 오프셋 조정이 가능한 증폭기를 사용하였으며, 낮은 증폭기 전압 이득으로 인해 발생하는 메모리 효과를 최소화하기 위해 추가적인 리셋 스위치를 MDAC에 적용하였다. 한편, 45dB 수준의 낮은 전압 이득을 갖는 증폭기를 기반으로 구성된 시제품 ADC는 $0.35{\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.7LSB 및 3.1LSB 수준을 보인다. 또한 2.4V의 전원 전압과 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 62dB와 72dB이며, 19mW의 전력을 소모한다.

Keywords

References

  1. W. Yang, D. Kelly, I. Mehr, M. T. Sayuk, and L. Singer, "A 3-V 340-mW 14-b 75-Msample/s CMOS ADC with 85-dB SFDR at Nyquist input," IEEE J. Solid-State Circuits, vol. 36, no. 12, pp. 1931-1932, Dec. 2001 https://doi.org/10.1109/4.972143
  2. E. Siragusa and I. Galton, "A digitally enhanced 1.8-V 15-bit 40-MSample/s CMOS pipelined ADC," IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 2126-2138, Dec. 2004 https://doi.org/10.1109/JSSC.2004.836230
  3. Y. Chiu, P. Gray and B. Nikolic, "A 14-b 12-MS/s CMOS pipeline ADC with over 100-dB SFDR," IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 2139-2151, Dec. 2004 https://doi.org/10.1109/JSSC.2004.836232
  4. B. Murmann and B. Boser, "A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification," IEEE J. Solid-State Circuits, vol. 38, no. 12, pp. 2040-2050, Dec. 2003 https://doi.org/10.1109/JSSC.2003.819167
  5. J. Keane, P. Hurst, and S. H. Lewis, "Background interstage gain calibration technique for pipelined ADCs," IEEE Transactions on Circuits and Systems I, vol. 52, no. 1, pp. 32-43, Jan. 2005 https://doi.org/10.1109/TCSI.2004.839534
  6. Y. Cho, K. Lee, H. Choi, S. Lee, K. Moon, and J. Kim, "A calibration-free 14b 70MS/s 3.3mm2 235m W 0.13um CMOS pipeline ADC with high-matching 3-D symmetric capacitors," in Proc. IEEE CICC, Sept. 2006, pp. 485-488
  7. A. Zanchi, F. Tsay, and I. Papantonopoulos, "Impact of capacitor dielectric relaxation on a 14-bit 70-MS/s pipeline ADC in 3-V BiCMOS," IEEE J. Solid-State Circuits, vol. 38, no. 12, pp. 2077-2086, Dec. 2003 https://doi.org/10.1109/JSSC.2003.819168