• 한국정보통신학회논문지
• /
• 제21권7호
• /
• pp.1261-1266
• /
• 2017

지연 시간 전압 분산 변환기 (DVVC) 및 평균 회로 (AC)가 있는 지터 억제 지연 고정 루프 (DLL) 기반 클록 발생기를 제안하였다. 제안한 클록 발생기는 지연고정루프에서 무작위로 발생하는 지터와 회로의 구조에 의해 발생하는 지터를 억제하도록 하였다. 지연 시간 전압 분산 변환기는 각 지연단의 지연 차이를 감지하고 출력 전압을 생성한다. 평균회로는 두개의 연속되는 지연 시간 전압 분산 변환기의 출력 전압을 평균화 한다. 지연 시간 전압 분산 변환기 및 평균 회로는 연속적인 지연단의 지연 시간을 평균화하고 모든 지연단의 지연 시간을 동일하게 만든다. 또한 루프필터 출력 전압의 변동을 줄이기 위해 부궤환 기능으로 효과적인 작동을 하는 스위치가 있는 커패시터가 도입되었다. One-poly six-metal $0.18{\mu}m$ CMOS 공정으로 제작 된 DLL 기반 클록 발생기의 측정 결과는 13.4 ps rms 지터특성을 보여준다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1989년도 한국자동제어학술회의논문집; Seoul, Korea; 27-28 Oct. 1989
• /
• pp.918-923
• /
• 1989

This paper presents a stability condition for Astrom's minimal variance control(MVC) with mismatch of time delay for a SISO ARMAX model containing time delay. The proof of the condition presented here is based on the characteristic equation in the feedback system and its magnitude. This condition, from easy numerical calculation, is able to find the stability of the feedback system without knowing the real time delay.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권12호
• /
• pp.4099-4113
• /
• 2022

In this paper, we propose improved maximum access delay time, noise variance, and power delay profile (PDP) estimation schemes for orthogonal frequency division multiplexing (OFDM) system in multipath fading channels. To this end, we adopt the approximate maximum likelihood (ML) estimation strategy. For the first step, the log-likelihood function (LLF) of the received OFDM symbols is derived by utilizing only the cyclic redundancy induced by cyclic prefix (CP) without additional information. Then, the set of the initial path powers is sub-optimally obtained to maximize the derived LLF. In the second step, we can select a subset of the initial path power set, i.e. the maximum access delay time, so as to maximize the modified LLF. Through numerical simulations, the benefit of the proposed method is verified by comparison with the existing methods in terms of normalized mean square error, erroneous detection, and good detection probabilities.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.

• 한국가스학회지
• /
• 제15권3호
• /
• pp.11-18
• /
• 2011

유도초음파는 구조물의 장거리 탐상에 널리 사용되고 있으며 탐촉자의 중심주파수와 판의 두께에 따라 유도 초음파의 군속도가 바뀌는 어려움으로 인하여 최근에 많은 연구자들에 의해 유도초음파를 이용한 판과 같은 구조물 진단에 토모그래피 영상화기법에 관심을 기울이고 있다. 기존에 개발된 영상화 기법으로는 Delay and Sum영상화 기법이 있으며, 수 년간 판 구조물 영상화 기법의 알고리즘으로 이용되었다. MVDR(Minimum Variance Distortionless Response) 영상화 기법은 초음파의 산란특성을 고려한 영상화 기법으로써, 빔의 특성이 영상화 알고리즘에 적용되어 Delay and Sum 영상화 기법보다 향상된 영상을 판구조물에 존재하는 홀 결함 영상을 통해 비교 분석하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권4호
• /
• pp.457-462
• /
• 2014

This letter proposes a low-jitter DLL-based clock generator with two negative feedback loops. The main negative feedback loops suppress the jitter of DLL. The additional negative feedback loops suppress the delay-time variance of each delay stages. Both two negative feedback loops in a DLL results in suppressing the jitter of clock signal further. Measurement results of the DLL-based clock generator with two negative feedback loops fabricated in a one-poly six-metal $0.18{\mu}m$ CMOS process show 5.127-ps rms jitter and 47.6-ps peak-to-peak jitter at 1 GHz.

• 한국통신학회논문지
• /
• 제13권2호
• /
• pp.171-181
• /
• 1988

본 논문에서는 packet-switched network에서 음성을 서비스하는데 있어서 고려해야 할 여러가지 점들을 살펴보고, 실제로 음성과 데이터를 동시에 서비스하는 packet voice/data terminal을 구현하였으며 그 성능 분석을 시도하였다. PVDT의 software는 OSI 7 layer architecture에 맞추어 설계하였으며 음성과 데이터를 link level부터 구별하여 서비스하였다. 또한 음성 packet의 전송 delay를 작게 하기 위해 데이터보다 음성을 우선적으로 서비스하도록 하였으며 간략화된 protocol로 재전송에 의한 overhead를 없앴다. PVDT의 hardware의 구성은 기능별로 master control module, speech processing module, speech activity detection module, telelphone interface module, input/output inteface module로 나누어진다. Packet음성통신망에 대한 해석으로는 음성 packet의 전송 delay의 variance에 의한 영향을 줄이기 위한 최적 재생지연시간을 전송 delay의 분포를 통해 계산하였다.

• 한국정보통신학회논문지
• /
• 제22권4호
• /
• pp.683-690
• /
• 2018

본 논문에서는 배열 안테나 기반의 MVDR (minimum variance distortionless response) 항 재밍 GPS (global positioning system) 수신기에서 안테나 경로 사이에 존재하는 이득, 위상, 지연 편차를 교정하기 위한 안테나 교정 기법을 제안한다. 제안하는 기법은 다중 안테나 시스템에서 안테나 경로들 사이의 이득, 위상, 지연 편차를 추정하고 이를 보상한다. 경로 간 이득, 위상, 지연 편차를 정확히 추정하기 위해 좋은 상관 특성을 갖는 파일럿 신호가 사용된다. 교차 상관에 기반하여 지연 편차가 먼저 추정되며 이후에 이득과 위상 편차가 추정된다. 정밀한 지연 편차 추정 및 보상을 위해 보간기법을 사용하는데 이산 푸리에 변환 (DFT) 기반의 보간기법으로 계산 복잡도를 감소시킨다. 제안된 기법은 MATLAB을 이용한 컴퓨터 모의실험을 통해 검증한다. 모의실험 결과에 따르면 제안하는 기법을 적용하면 이득, 위상 시간 지연 편차를 각각 0.01 dB, 0.05 도, 0.5 ns 이내로 줄일 수 있다.

• 한국항해항만학회지
• /
• 제36권8호
• /
• pp.637-641
• /
• 2012

본 논문에서는 저전력 수중음향통신 시스템을 구현하기 위해 선형 등화기에 최적화된 탭 길이를 결정하는 기법을 제안하였다. 먼저 선형 등화기에서 탭 길이와 결정지연과의 관계를 조사하였다. 이 결과를 토대로 일정 이상 MSE(Mean Square Error) 성능을 만족하는 탭 길이에 대하여 분산을 구하고 이를 활용하여 최적의 결정 지연 범위가 추정된다. 또한 탭 길이에 따른 최적의 결정지연을 결정하기 위해 MSE 그래프를 도출하였으며, 이를 통해 최적의 값을 얻어냈다. 모의실험을 수행한 결과 최대의 탭 길이에서보다 40% 적은 탭 길이로도 충분한 성능을 보여주었으며, 동해 해상시험에서 획득한 데이타에 적용한 결과 탭 계수가 충분히 수렴했다고 볼 수 있는 최대 길이의 탭보다 33% 적은 탭 길이로 충분한 성능을 보여주었음을 확인하였다.

• International Journal of Human Ecology
• /
• 제13권2호
• /
• pp.1-13
• /
• 2012

This study examined the effects of academic self-concept (internal factor) and maternal parenting behaviors (external factor) on academic delay of gratification (ADOG). Additionally, models predicting ADOG were compared between Korean and Malaysian children. The participants of this study were 100 Korean third graders and their mothers, and 100 Malaysian third graders and their mothers. The children completed the modified versions of the Academic Delay of Gratification Scale for Children, and Academic Self-Concept Questionnaire. The mothers completed the Parenting Attitude Test. Pearson's correlation tests, independent t-tests, and multiple regression analyses were conducted to test the research hypotheses. The results showed that Korean children reported higher ADOG and academic self-concept scores than that of Malaysian children. Moreover, academic self-concept was found to have a significant positive effect on ADOG among both Korean and Malaysian children. There was no significant gender difference in ADOG for both Korean and Malaysian children. However, the effects of maternal parenting behaviors on ADOG were only detected among the Malaysian children, particularly on Achievement Press. That is, only for the Malaysian children, maternal pressure about academic achievement was found to have a significant positive effect on ADOG. In conclusion, only academic self-concept was found to be a significant predictor explaining the variance in ADOG among Korean children. On the other hand, academic self-concept and maternal parenting behaviors were shown as significant predictors explaining the variance in ADOG among Malaysian children.