• 한국항행학회논문지
• /
• 제15권2호
• /
• pp.227-233
• /
• 2011

본 논문에서는 저면적 ISDB-T 시간 디인터리버 구조를 제안하였다. ISDB-T는 일본과 중남미에서 많이 사용되고 있는 이동형 TV 표준으로써 긴 인터리빙을 이용하여 다른 표준에 비해 높은 성능을 보이고 있다. 그러나 긴 인터리빙을 구현하기 위해서는 많은 지연 버퍼가 필요하다. 지연 버퍼들은 주소 레지스터가 있어야 하므로 주소 레지스터의 개수도 많아진다. 본 논문에서는 디인터리버의 등가 변환을 통해 주소 레지스터의 개수를 크게 줄이는 구조를 제안하였다. 실험 결과를 통해 디인터리버의 면적을 줄일 수 있음을 확인할 수 있었다.

• 한국항행학회논문지
• /
• 제15권2호
• /
• pp.221-226
• /
• 2011

본 논문에서는 SDRAM의 전력 소모를 줄이는 DTMB 디인터리버의 구조를 제안한다. DTMB는 중국의 디지털 TV 표준으로써, 길이가 긴 지연버퍼들로 이루어진 디인터리버를 가지고 있다. 이 디인터리버를 구현하려면 SDRAM이 필요하다. 본 논문에서는 디인터리버에서 데이터를 페어링하여 두 개의 데이터를 한 번에 SDRAM에 읽거나 쓰는 구조를 제안한다. 제안된 구조는 SDRAM을 동작시키는 횟수를 줄임으로써 SDRAM에서 소모되는 전력을 약 35% 줄일 수 있다.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1135-1140
• /
• 2011

본 논문에서는 버퍼 변환과 단일 위치 레지스터 구조를 이용하여 SDRAM에서의 전력 소모를 줄이는 DTMB 디인터리버 구조를 제안하였다. 수신 성능 향상을 위해 인터리빙의 길이가 긴 DTMB의 디인터리버는 그 특성상 SDRAM에 긴 지연버퍼들을 배치하여 구현한다. 그러나 기존의 구조는 데이터를 읽고 쓸 때 마다 거의 매번 새로운 SDRAM row를 활성화하는 단점이 있다. 제안하는 구조에서는 버퍼 변환을 통해 길이가 짧은 여러 개의 지연버퍼로 변환함으로써 row 활성화 수를 줄이고, 단일 위치 레지스터 구조를 도입하여 위치 레지스터의 개수가 늘어나는 문제점을 보완하였다. 실험결과를 통해 면적은 거의 동일하면서 SDRAM에서의 전력 소모는 약 37%로 줄일 수 있음을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제39권6호
• /
• pp.718-726
• /
• 2002

본 논문은 유럽형 디지털 TV의 표준인 Digital Video Broadcasting(DVB) 수신기에 사용되는 비터비 디코더의 새로운 아키텍처를 제한하였다. OFDM system의 multiple carrier에서 각각의 sub-carrier에 Channel State Information(CSI)를 추정하여, 각 symbol의 bit-metric을 구할 때 가중치를 주는 방식으로 적용하였다. 가중치를 적용한 bit-metric은 심볼 디인터리버와 비트 디인터리버를 통과한 후에 비터비 디코더에 전달된다. 즉, CSI는 두개의 인터리버를 거친 후에도 그에 상응하는 비트에 정확히 적용될 수 있음을 말한다. 본 논문에서 제안한 새로운 아키텍쳐는 Rayleigh fading 채널에서 6~13dB의 상당한 성능의 향상을 보임을 변조 방식에 따라 시뮬레이션을 통해 보였다. 이 결과는 기존의 방식에 비하여 3.7~10.3dB 더 나은 성능이다.

• 정보와 통신
• /
• 제12권6호
• /
• pp.88-100
• /
• 1995

본 고에서는 디지털 위성방송 시스템의 구성요소중 channel부의 구조 및 기능분석을 국내 디지털 DBS를 기준으로 설명하였다. channel부는 channel coding과 modulation 기능을 수행한다. Channel coding은 Reed Solomon code, interleaving, convolutional code를 연집하여 사용하고, modulation은 QPSK와 raised cosine pulse shaping을 한다. 수신기의 channel부는 antenna, LNB, tuner, QPSK 복조기, Viterbi, deinterleaver, RS decoder로 구성되어있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.289-292
• /
• 2004

In this paper, we propose parallel Viterbi decoders applied to UWB(Ultra Wide Band). In consideration of power dissipation and ease of design, we design the architecture, using 132MHz clock instead of 528MHz clock in Baseband. Because Deinterleaver writes and reads the transmitted data per 6Ncbps(The number of coded bits per symbol). using the difference between the number of sampling clock per symbol and the number of coded bits per symbol, we reduce performance degradation of parallel Viterbi decoders. In comparison with using 528MHz clock, the result is little difference.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 G
• /
• pp.2470-2472
• /
• 1998

In this paper, we proposed the method to improve the performance of Viterbi decoder by applying Concatenated structure. Proposed decoder for Concatenated Code is designed with inner Viterbi decoder, block deinterleaver and outer Viterbi decoder. Inner Viterbi decoder (K=7, R=1/2) has 8-level soft decision, but outer decoder (K=7, R= 1/2) has 2-level hard decision. Applied interleaving scheme make decoder to have better BER performance in Concatenated code. The designed VLSI shares inner decoder with outer decoder. Because of sharing structure, complexity of decoder can be reduced to half. But it required about twice clock speed.

• 한국전자파학회논문지
• /
• 제16권6호
• /
• pp.556-562
• /
• 2005

본 논문에서는 무선 페이딩 환경에 적합한 인터리브된 초직교 길쌈 부호화 초광대역 임펄스 라디오 (Interleaved Super-Orthogonal Convolutional Coded Ultra Wide-Band Impulse Radio: ISOC-UWB-IR) 시스템을 제안하고, 그 시스템의 성능을 변환함수 상한(transfer function bounding)을 이용하여 분석하였다. ISOC-UWB-IR 시스템에 사용되는 인터리빙 기법은 복잡도와 성능에 따라 펄스 단위, 펄스 부그룹 단위, 펄스 그룹 단위 중에서 선택될 수 있다. 성능 분석 결과 레이리 페이딩 환경에서 ISOC-UWB-IR 시스템의 성능은 초직교 길쌈 부호(Super-Orthogonal Convolutional Code: SOC)부호기의 부호율보다 인터리빙 방식의 종류에 더 많은 영향을 받는 것으로 나타났다.

• ETRI Journal
• /
• 제31권6호
• /
• pp.795-802
• /
• 2009

This paper presents the design of an advanced terrestrial digital multimedia broadcasting (AT-DMB) baseband receiver SoC. The AT-DMB baseband is incorporated into a hierarchical modulation scheme consisting of high priority (HP) and low priority (LP) stream decoders. The advantages of the hierarchical modulation scheme are backward compatibility and an enhanced data rate. The structure of the HP stream is the same as that of the conventional T-DMB system; therefore, a conventional T-DMB service is possible by decoding multimedia data in an HP stream. An enhanced data rate can be achieved by using both HP and LP streams. In this paper, we also discuss a time deinterleaver that can deinterleave data for a time duration of 384 ms or 768 ms. The interleaving time duration is chosen using the LP symbol mapping scheme. Furthermore, instead of a Viterbi decoder, a turbo decoder is adopted as an inner error correction system to mitigate the performance degradation due to a smaller symbol distance in a hierarchically modulated LP symbol. The AT-DMB baseband receiver SoC is fabricated using 0.13 ${\mu}m$ technology and shows successful operation with a 50 mW power dissipation.

• 정보처리학회논문지A
• /
• 제11A권1호
• /
• pp.81-88
• /
• 2004

본 논문에서는 차세대 디지털 방송규격인 지상파 DM용 Outer 인코더/디코더를 설계하고 ALTERA의 FPGA를 이용하여 구현하고 검증하였다. 인코더 부분에서는 입력되는 MPEG-2 TS 패킷(188바이트)으로부터 비트 시리얼 알고리즘을 이용한 RS(Reed-Solomon) 인코더를 이용해 패리티 바이트(16바이트)를 생성하고 군집에러를 효과적으로 수정하기 위해 콘볼루션 인터리버를 구현해 데이터를 분산 출력 시켰다. 디코더 부분에서는 인코더에서 송신된 데이터에서 DMB에 적합한 동기 바이트 검출하는 알고리즘을 제시하였으며, RS디코더는 수정된 유클리드 알고리즘을 적용하여 회로구성을 간략화 하였다. 본 시스템은 하나의 패킷에서 최대 8바이트의 에러를 수정할 수 있고, C언어를 이용하여 알고리즘을 검증하고 VHDL로 작성하였으며, FPGA 칩 상에서 회로를 검증하였다.