• 대한전기학회논문지
• /
• 제37권8호
• /
• pp.528-533
• /
• 1988

The miniturization of a DC-to-DC converter in connection with the stability is investigated in this paper. As both the capacitance of the smoothing capacitor and the inductance of the reactor are reduced by rasing the switching frequency, it is known that the stability of the buck converter declines with the switching frequency but the buck-boost converter has a nearly uniform stability. Furthermore, that the buck-boost converter is suitable for the miniturization of circuit is cleared in the high frequency region above a certain switching frequency.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2006년도 춘계학술대회
• /
• pp.551-554
• /
• 2006

An inverter system which consists of three bi-directional buck-boost converters, is proposed for motor driving. Three phase sinusoidal output voltages can be generated by utilizing three buck-boost converters. The advantage of this scheme is that it does not require a separate DC-DC converter for motor driving, i.e. inverter function is combined into the three DC-DC converters. This topology is suitable for inverters for hybrid or fuel cell vehicles where DC link voltage is subject to change depending upon charging status or output power. So the proposed system is capable of driving motor at high speed. The converter system is controlled by PI controller and simulation results done by MATLAB SIMULINK are provided.Ҙ?⨀ሉȀ̀㘰々K䍄乍?ጊ츀Ѐ㔹〻Ԁ䭃䑎䴀

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제50권2호
• /
• pp.86-90
• /
• 2001

This paper presents a multi output converter system that controls, simultaneously, the separate buck converter and boost converter with the different specification by one digital controller using fuzzy algorithm. As two separate converters are regulated by only one DSP, it is possible to achieve the simple digital control circuit for regulating multi output DC-DC converter. Inference procedure of fuzzy controller is included. The control characteristics of each PWM DC-DC converter is validated by experimental results.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.411-414
• /
• 2011

본 논문에서는 DPSS 기능을 갖는 3중 모드 DC-DC buck 변환기를 설계하였다. 설계된 buck 변환기는 부하 전류가 큰 경우(80mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~80mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep-mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 제어 방식에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um 공정을 이용하여 설계되었다. 3.3V의 입력전압을 받아 2.5V의 출력전압으로 강압시키며, 최대 부하전류는 500mA이고, 스위칭 주파수는 1MHz이다. 최대효율은 97.03 %, 칩 크기는 PAD를 포함하여 $1465um{\times}895um$이다.

• Journal of Electrical Engineering and Technology
• /
• 제5권1호
• /
• pp.171-178
• /
• 2010

Resonant parametric perturbation (RPP) method is an effective non-feedback method for controlling chaos. In this paper, the above method is applied for the current programmed buck-boost dc-dc converter which exhibits chaotic for wide parameter variations. The different possible operating regimes leading to chaotic operation of the current mode controlled buck-boost converter is discussed and the control of chaos by RPP method is demonstrated through computer simulations and experimental studies. The converter is stabilized to period 1 operation practically.

• 한국산업융합학회 논문집
• /
• 제21권6호
• /
• pp.265-271
• /
• 2018

DC-DC buck converter is a critical building block in the power management integrated circuit (PMIC) architecture for the portable devices such as cellular phone, personal digital assistance (PDA) because of its power efficiency over a wide range of conversion ratio. To ensure a safe operation, avoid unexpected damages and enhance the reliability of the converter, fully-integrated protection circuits such as over voltage protection (OVP), under voltage lock out (UVLO), startup, and thermal shutdown (TSD) blocks are designed. In this paper, these three fully-integrated protection circuit blocks are proposed for use in the DC-DC buck converter. The buck converter with proposed protection blocks is operated with a switching frequency of 1 MHz in continuous conduction mode (CCM). In order to verify the proposed scheme, the buck converter has been designed using a 180 nm CMOS technology. The UVLO circuit is designed to track the input voltage and turns on/off the buck converter when the input voltage is higher/lower than 2.6 V, respectively. The OVP circuit blocks the buck converter's operation when the input voltage is over 3.3 V, thereby preventing the destruction of the devices inside the controller IC. The TSD circuit shuts down the converter's operation when the temperature is over $85^{\circ}C$. In order to verify the proposed scheme, these protection circuits were firstly verified through the simulation in SPICE. The proposed protection circuits were then fabricated and the measured results showed a good matching with the simulation results.

• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2024-2034
• /
• 2016

This paper presents a DC-DC buck converter with a Phase-Locked Loop (PLL) that can compensates for power efficiency degradation over a wide input range. Its switching frequency is kept at 2 MHz and the delay difference between the High side driver and the Low side driver can be minimized with respect to Process, Voltage and Temperature (PVT) variations by adopting the PLL. The operation mode of the proposed DC-DC buck converter is automatically changed to Pulse Width Modulation (PWM) or PWM frequency modes according to the load condition (heavy load or light load) while supporting a maximum load current of up to 1.2 A. The PWM frequency mode is used to extend the CCM region under the light load condition for the PWM operation. As a result, high efficiency can be achieved under the light load condition by the PWM frequency mode and the delay compensation with the PLL. The proposed DC-DC buck converter is fabricated with a $0.18{\mu}m$ BCD process, and the die area is $3.96mm^2$. It is implemented to have over a 90 % efficiency at an output voltage of 5 V when the input range is between 8 V and 20 V. As a result, the variation in the power efficiency is less than 1 % and the maximum efficiency of the proposed DC-DC buck converter with the PLL is 95.4 %.

• 전력전자학회논문지
• /
• 제12권5호
• /
• pp.394-399
• /
• 2007

본 논문에서는 소프트 스위칭에 의한 새로운 고효율의 벅-부스트 DC-DC 컨버터에 대해 연구된다. 제안된 벅-부스트 컨버터는 기존의 벅-부스트 DC-DC 컨버터에서 문제가 되는 제어용 스위치의 스위칭 손실증대를 해결하기 위해 새로운 소프트 스위칭 기법이 적용된다. 소프트 스위칭 회로는 구조적으로 기존의 컨버터에 사용되는 벅-부스트용 인덕터와 스너버 회로를 변형 설계한 구조로써 회로구성이 간단하다. 제안된 컨버터에 사용된 제어스위치들은 부분공진의 동작에 의해 소프트 스위칭을 이룬다. 또한 컨버터의 출력전압은 제어스위치의 PWM 제어에 의해 조정되고 벅-부스트용 인덕터에 흐르는 전류는 불연속모드로 제어되어 제어회로와 제어기법이 간단한 장점이 주어진다. 제안된 벅-부스트 컨버터는 기존의 벅-부스트 컨버터와 비교되어 해석되고 컴퓨터 시뮬레이션과 실험을 통해 그 해석적 타당성이 입증된다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.24-31
• /
• 2008

최근 휴대용 멀티미디어 기기에 있어서 파워 컨버터 블록이 매우 중요한 블록으로 부각되고 있다. 본 논문에서는 휴대 기기를 위한 고성능 DC-DC buck 컨버터를 설계하였다. DC-DC buck 컨버터의 컨트롤러에는 전류를 이용한 컨트롤 방법을 사용하였다. 설계된 전류 방식 DC-DC buck 컨버터는 standard $0.18{\mu}m$ 공정을 통하여 칩으로 제작 되었고, 전체 칩의 크기는 $1.2mm^2$이다. 제작된 칩은 $1\sim1.5MHz$의 주파수에서 동작 하였고, 최대 400mA의 부하 전류를 구동할 수 있다. 또한 컨버터의 최대 변환 효율은 86%이다.

• 한국통신학회논문지
• /
• 제34권7A호
• /
• pp.568-573
• /
• 2009

본 논문에서 0.13um CMOS 공정으로 설계된 배터리 기반 휴대용 통신 시스템 구동용의 온칩 시동회로를 갖는 스텝다운 CMOS DC-DC 변환기를 제안하였다. 1MHz의 스위칭 주파수를 기반으로 설계된 벅 변환기에는 온칩 시동회로와 커패시터 멀티플라이어 기법을 이용한 보상회로를 포함시켰다. 칩 측정 결과 2.5V ${\sim}$3.3V의 입력 전압을 1.2V로 강압시키는데 최대 87.2%의 효율을 갖는다. 최대 부하 전류, 출력 전류 리플 및 전압 리플은 각각 500mA, 25mA, 24mV 이다.