• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 추계학술대회 논문집
• /
• pp.115-118
• /
• 2001

This paper presents a new sensorless control scheme using simple duty signal feedback technique in DC-DC converters. The proposed sensorless control scheme (DFC) has the characteristics that they show the same as operation performance of current mode control by using duty feedback technique without current sensor as well as present better dynamic response performance than conventional sensorless current mode control (SCM) in case that input source is perturbed by step change or DC input source includes the . harmonics. Also, the proposed control scheme has good noise immunity and simple control circuits since they have one feedback loop, and can be applied to all DC-DC converters. The concept and control principles of the proposed control scheme are explained in detail and the validity of the proposed control scheme is verified through several interesting simulated results.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.93-97
• /
• 2005

This paper proposes a design of stepper motor control in microstep driven mode using FPGA (Field Programmable Gate Array) for hardware implementation. The methods to drive stepper motor in microstep excitation mode are to control of the controlling currents in each phase windings of stepper motor with reference signals. These reference signals are used for controlling the current levels, the required variation of current levels with rotor position can be obtained from the ideal linear or sinusoidal approximations to the static torque-displacement ($T-{\theta}$) characteristic curve. In addition, the hardware implementation of stepper motor controller can be designed uses VHDL (Very high speed integrated circuits Hardware Description Language) and synthesis using an Altera FPGA, FLEX10K family, EPF10K20RC240-4 device as target technology and use MAX+PlusII program for overall development. A multi-stack variable-reluctance stepper motor of Sanyo Denki is used in the experiments.

• 한국인터넷방송통신학회논문지
• /
• 제23권4호
• /
• pp.137-142
• /
• 2023

SMPS(Switched Mode Power Supply, 전력공급장치) 회로설계 시 특별한 고찰 없이 지나치기 쉬운 부분이 스너버(snubber) 회로이다. 그러나 스너버(snubber) 회로에 따른 SMPS의 성능저하 및 SET 전체에 미치는 영향은 결코 무시할 수 없다. 또한 스위칭시 피크치 전압과 전류로부터 소자를 보호하고 on/off 스위칭시 손실을 줄여주기 위하여 스위치 양단에 스너버(snubber) 회로를 부가해준다. 따라서 본 논문에서는 스너버(snubber) 회로에 대한 충분한 이해를 위해 이론적 해석 및 실제 회로설계 때 설계자가 응용할 수 있는 실험식을 정리하여, 스너버(snubber) 회로의 최적화를 도모하고자 한다.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.240-249
• /
• 2018

Individual DC voltage balance problem is an inherent issue for cascaded H-bridge (CHB) based converter. When the CHB-based static synchronous compensator (STATCOM) is operating at zero current mode, the software-based individual DC voltage balancing control techniques may not work because of the infinitesimal output current. However, the different power losses of each cell would lead to the individual DC voltages unbalance. The uneven power losses on the local supplied cell-controllers (including the control circuit and drive circuit) would especially cause the divergence of individual DC voltages, due to their characteristic as constant power loads. To solve this problem, this paper proposes an adaptive voltage balancing module which is designed in the cell-controller board with small size and low cost circuits. It is controlled to make the power loss of the cell a constant resistance load, thus the DC voltages are balanced in zero current mode. Field test in a 10kV STATCOM confirms the performance of the proposed method.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.586-592
• /
• 2014

본 논문에서는 DT-CMOS(Dynamic Threshold voltage Complementary MOSFET) 스위칭 소자를 사용한 DC-DC Buck 컨버터를 제안하였다. 높은 효율을 얻기 위하여 PWM 제어방식을 사용하였으며, 낮은 온 저항을 갖는 DT-CMOS 스위치 소자를 설계하여 도통 손실을 감소시켰다. 제안한 Buck 컨버터는 밴드갭 기준 전압 회로, 삼각파 발생기, 오차 증폭기, 비교기, 보상 회로, PWM 제어 블록으로 구성되어 있다. 삼각파 발생기는 전원전압(3.3V)부터 접지까지 출력 진폭의 범위를 갖는 1.2MHz의 주파수를 생성하며, 비교기는 2단 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 이득과 $64^{\circ}$의 위상여유를 갖도록 설계하였다. 또한 제안한 Buck 컨버터는 current-mode PWM 제어회로와 낮은 온 저항을 갖는 스위치를 사용하여 100mA의 출력 전류에서 최대 95%의 효율을 구현하였으며, 1mA 이하의 대기모드에도 높은 효율을 구현하기 위하여 LDO 레귤레이터를 설계하였으며, 또한 2개의 IC 보호 회로를 내장하여 신뢰성을 확보하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1881-1884
• /
• 2003

In some requirements of dc motor drive circuit applications are high quality output with generation of low internal conducted EMI. However the conventional dc motor drive circuits have been usually using unbalanced circuit which generates the high conducted EMI to the frame ground. This paper presents a balanced dc motor drive circuit which is effective way to reduce the common-mode noise. The circuit balancing is to make the noise pick up or occurring in both conductor lines, signal path and return path is equal in amplitude and opposite phase so that it will cancel out in the frame ground. The common-mode conducted noise reduction of this proposed dc motor drive is confirmed by experimental results.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1998년도 Proceedings ICPE 98 1998 International Conference on Power Electronics
• /
• pp.876-881
• /
• 1998

The compensation strategy of shunt active power filters is one of the most important link that determine its compensation characteristics. In this paper, a new interpretation of the instantaneous reactive power theory in three-phase circuits was proposed. A compensation strategy (ip, iq mode) was introduced on the basis of the new interpretation. This compensation strategy was compared with other two compensation strategies(P, q mode and UPF mode). When source voltage is distorted, a sinusoidal, the three compensation strategies are equivalent to each other. When source voltage is distorted, a sinusoidal source current may result only by using ip, iq mode. This is the advantage of ip, iq mode. The result is verified by simulation.

• 전기전자학회논문지
• /
• 제17권1호
• /
• pp.77-82
• /
• 2013

본 논문에서는 인덕터의 흐르는 전류를 감지하여 출력 전압을 일정하게 유지시키는 Peak Current-mode 방식의 DC-DC Buck Converter를 제안하고, 소신호 모델링에 기초하여 Power Stage 설계 방법과 시스템의 안정도를 설계하는 방법을 제안한다. 또한, dc-dc 컨버터의 신뢰성과 성능을 향상시키기 위해 보호회로를 추가하였다. 그리고 정전기 방지를 위하여 ESD 보호회로를 제안하였다. 제안된 보호회로는 게이트-기판 바이어싱 기술을 이용하여 낮은 트리거 전압을 구현하였다. 시뮬레이션 결과는 일반적인 ggNMOS의 트리거 전압(8.2V) 에 비해 고안된 소자의 트리거 전압은 4.1V 으로 더 낮은 트리거 전압 특성을 나타냈다. 본 논문에서 제안하는 회로의 시뮬레이션은 0.35um BCB 공정 파라미터를 이용하였고, Mathworks 사의 Mathlab과 Synopsys 사의 HSPICE 프로그램을 사용하여 검증하였다.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1403-1412
• /
• 2019

A coupled inductor-dual boost-inverter (CIDBI) with a differential structure has been presented for application to a micro-inverter photovoltaic module system due to its turn ratio of a high-voltage level. However, it is difficult to design a CIDBI converter with a conventional PI regulator to be stable and achieve good dynamic performance, given the fact that it is a high order system. In view of this situation, a sliding mode control (SMC) strategy is introduced in this paper, and two different sliding mode controllers (SMCs) are proposed and adopted in the left and right side of two Boost sub-circuits to implement the corresponding regulation of the voltage and current. The schemes of the SMCs have been elaborated in this paper including the establishment of a system variable structure model, selection of the sliding surface, determination of the control law, and presentation of the reaching conditions and sliding domain. Finally, the mathematic analysis and the proposed SMC are verified by experimental results.

• 조명전기설비학회논문지
• /
• 제20권10호
• /
• pp.35-40
• /
• 2006

이 논문에서는 주파수 가변형 무선 personal area network(PAN) 통신시스템 및 단말에 적용이 가능한 응용 회로로써, 탭계수(tap coefficient) 회로를 가변시련 수 있는 전류모드 아날로그 finite impulse response (FIR) 필터를 제안한다. 가변되는 7-tap FIR 필터의 동작은 컴퓨터 모의실험으로부터 확인하였고, $0.8[{\mu}m]$ CMOS 공정기술을 사용하여 0.0625-step 탭계수 회로가 제작되었다. 제안된 FIR 필터는 탭계수의 길이와 계수를 가변시킬 수 있기 때문에 주파수 가변형 무선 PAN통신 시스템 및 단말기에 적용 가능한 유용한 특성을 갖는다.